[发明专利]优化CMOS图像传感器晶体管结构的方法有效
| 申请号： | 201610413208.5 | 申请日： | 2016-06-14 |
| 公开（公告）号： | CN107507773B | 公开（公告）日： | 2021-09-17 |
| 发明（设计）人： | 赵立新;李杰 | 申请（专利权）人： | 格科微电子（上海）有限公司 |
| 主分类号： | H01L21/3105 | 分类号： | H01L21/3105;H01L21/762;H01L27/146 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种优化CMOS图像传感器晶体管结构的方法,包括：提供半导体基底，定义像素区域、非像素区域，于像素区域形成浅沟槽隔离结构；浅沟槽隔离结构的底部、顶部及侧壁形成有介质层；底部的介质层表面低于顶部的介质层表面1000埃以上；依次覆盖第一多晶硅层、硬掩膜层，覆盖于浅沟槽隔离结构底部的第一多晶硅层表面与覆盖于浅沟槽隔离顶部的第一多晶硅层表面具有第一高度；刻蚀浅沟槽隔离结构对应的硬掩膜层；覆盖第二多晶硅层；研磨第二多晶硅层至暴露出硬掩膜层，硬掩膜层起到停止层的作用；采用图形化工艺刻蚀第一多晶硅层和/或第二多晶硅层在浅沟槽隔离结构对应处形成第三多晶硅层，第三多晶硅层上表面趋于平整。 | ||
| 搜索关键词： | 优化 cmos 图像传感器 晶体管 结构 方法 | ||
【主权项】：
一种优化CMOS图像传感器晶体管结构的方法,其特征在于:S100：提供半导体基底，定义像素区域、非像素区域，于像素区域形成浅沟槽隔离结构；浅沟槽隔离结构的底部、顶部及侧壁形成有介质层；所述底部的介质层表面低于顶部的介质层表面1000埃以上；S200：依次覆盖第一多晶硅层、硬掩膜层，覆盖于浅沟槽隔离结构底部的第一多晶硅层表面与覆盖于浅沟槽隔离顶部的第一多晶硅层表面具有第一高度；S300：刻蚀浅沟槽隔离结构对应的硬掩膜层；S400：覆盖第二多晶硅层；研磨第二多晶硅层至暴露出硬掩膜层，硬掩膜层起到停止层的作用；S500：采用图形化工艺刻蚀第一多晶硅层和/或第二多晶硅层在浅沟槽隔离结构对应处形成第三多晶硅层，所述的的第三多晶硅层上表面低于浅沟槽隔离结构顶部，并且趋于平整。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格科微电子（上海）有限公司，未经格科微电子（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610413208.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
