[发明专利]应用于近/亚阈值数字电路的统计静态时序分析方法

摘要

本发明公开了一种应用于近/亚阈值数字电路的统计静态时序分析方法，包括：降低标准单元库的工作电压至阈值电压附近，对近/亚阈值标准单元库进行功能仿真与特征化建模；采用概率延时分析算法对路径延时进行快速分析与排序；采用Monte Carlo分析策略以及3σ判决标准对可疑路径精确分析，进一步提高时序可靠性。本发明针对近/亚阈值数字电路时序分析的可靠性问题，提出一种精确、可靠、快速的统计静态时序分析方法，充分考虑工艺偏差对路径时序的影响，解决了近/亚阈值数字电路时序分析的可靠性问题。与传统的静态时序分析方法以及基于Hspice的时序仿真方法相比，本发明在时序分析准确性和效率方面优势显著。

主权项

1.一种应用于近/亚阈值数字电路的统计静态时序分析方法，其特征在于，包括：步骤1：降低标准单元库的工作电压至阈值电压附近，对近/亚阈值标准单元库进行功能仿真与特征化建模；步骤2：采用概率延时分析算法对路径延时进行快速分析与排序；步骤3：采用Monte Carlo分析策略以及3σ判决标准对可疑路径精确分析，进一步提高时序可靠性；其中，所述步骤2包括：首先基于近/亚阈值标准单元库，对目标设计进行预综合与物理设计，然后，采用概率延时分析算法计算出工艺偏差条件下的最长/最短路径延时、次长/次短路径延时、第三最长/第三最短路径延时，进而快速对路径延时进行分析与排序；所述采用概率延时分析算法计算工艺偏差条件下的最长/最短路径延时、次长/次短路径延时、第三最长/第三最短路径延时，采用的是近/亚阈值状态下路径延时模型，该模型具体为：上式中，t_delay，sub为时序路径延时，N为路径包含的延时单元个数，i为小于或等于N的自然数，K为延时修正参数，C_g为输出负载电容，V_DD为工作电压，I₀为漏电流，V_T为晶体管阈值电压，n为亚阈值斜率因子，V_th为热电压，考虑工艺偏差模型，阈值电压呈现正态分布，概率延时分布算法计算所有路径延时的概率分布情况，并利用延时分布集中度衡量标准σ/μ参量，确定延时最长和最短的关键路径。