[发明专利]一种基于概率Turbo译码器的有符号概率计算单元

摘要

本发明公开了一种基于概率Turbo译码器的有符号概率计算单元，其特征在于，所述概率计算单元中的概率加法器包括随机比特计算模块、符号比特计算模块及饱和进位存储更新模块；所述随机比特计算模块完成随机比特计算；所述符号比特计算模块完成符号位比特计算；所述饱和进位存储更新模块实现饱和进位的存储更新。相比传统的概率加法器和概率归一化方法，本发明公开的概率计算单元实现方法精度更高，和快速收敛的特点，将其应用于概率Turbo译码器时，能够显著提高译码器译码性能并同时能够急剧降低译码周期数，基于本发明实现方法的概率Turbo译码器具有高吞吐，低复杂度和高性能的特点。

主权项

1.一种基于概率Turbo译码器的有符号概率计算单元，其特征在于，所述概率计算单元中的概率加法器包括随机比特计算模块、符号比特计算模块及饱和进位存储更新模块；所述随机比特计算模块、符号比特计算模块及饱和进位存储更新模块任意两两连接；所述随机比特计算模块完成随机比特计算；所述符号比特计算模块完成符号位比特计算；所述饱和进位存储更新模块实现饱和进位的存储更新；所述随机比特计算模块包括异或门、同或门、第一或门和第一多路选择器；所述异或门输入当前概率X、Y对应的随机比特；所述同或门输入当前概率X、Y对应的符号比特；所述第一或门输入端连接所述异或门及所述同或门，其输出端连接所述第一多路选择器的置1端、所述第一多路选择器的控制端及第二多路选择器的控制端；所述第一多路选择器的置0端连接所述饱和进位存储更新模块中的第二或门，输出Z＝(X+Y)对应的随机比特；所述饱和进位存储更新模块包括第一与门、第二与门、第三多路选择器、第四多路选择器、第一全加器、乘法器、Sign模块、MSB模块、第一寄存器及第二或门；所述第一与门输入当前概率X、Y对应的随机比特及符号比特，输出端连接第三多路选择器的控制端；所述第二与门输入当前概率X、Y对应的随机比特及符号比特，输出端连接第四多路选择器的控制端，其中连接符号比特的输入端连有非门；所述第三多路选择器置0端输入0，置1端输入1；所述第四多路选择器置0端输入0，置1端输入‑1；所述第一全加器正向输入端与所述第三多路选择器及所述第四多路选择器连接，反向输入端连接所述乘法器的输出端，其输出端连接所述第一寄存器；所述乘法器输入端连接第一多路选择器输出端及所述Sign模块；所述MSB模块取所述第一寄存器中的符号位；所述Sign模块完成符号位到±1的映射功能；所述第二或门与所述第一寄存器连接，其输出端连接所述第一多路选择器的置0端；所述符号比特计算模块包括第三与门、第四与门、第三或门及第二多路选择器；所述第三与门输入当前概率X对应的随机比特及符号比特；所述第四与门输入当前概率Y对应的随机比特及符号比特；所述第三或门的输入端连接所述第三与门及所述第四与门，输出端连接所述第二多路选择器的置1端；所述第二多路选择器的置0端连接MSB模块，所述第二多路选择器输出Z＝(X+Y)对应的符号比特。