[发明专利]基于FPGA的多通道异速数据发送系统

摘要

本发明公开了一种基于FPGA的多通道异速数据发送系统，主要解决现有技术难以用单设备实现多路数据异速发送的问题。其包括：数据发送软件模块(1)、高速数据传输模块(2)、通道选择模块(3)和组帧发送模块(4)。数据发送软件模块(1)将命令和数据送入高速数据传输模块(2)，再由高速数据传输模块(2)传送给通道选择模块(3)，通道选择模块(3)内的仲裁器根据通道优先级命令遍历检测各个通道的传输条件，跳转到对应通道，并向上一级返回数据请求命令，在数据到来时，将传送的数据送入组帧发送模块(4)的对应通道，并根据设置的正逆程长度和输出时钟完成数据发送。本发明适应性强、灵活度高，可用于异速发送多个通道的数据。

主权项

1.一种基于FPGA的多通道异速数据发送系统，包括：数据发送软件模块(1)，用于设置通道开关、正逆程长度、发送数据速率、各通道待发送的文件，并将通道开关命令、正逆程长度命令、输出时钟选择命令、通道优先级命令传送给高速数据传输模块(2)；同时根据高速数据传输模块(2)返回的数据请求命令在各通道数据文件中选择对应的文件每次传送32KB的数据送给高速数据传输模块，并显示数据的发送速度和发送总量；高速数据传输模块(2)，包括PCI‑Express高速数据接口和动态随机存储器DDR3，该PCI‑Express高速数据接口对数据进行高速传输，将数据发送软件模块(1)传输的数据送入动态随机存储器DDR3暂时缓存，同时DDR3将数据输出并产生缓存数据量指示信号；该PCI‑Express高速数据接口对命令进行双向传输，将数据发送软件模块(1)传送的命令和DDR3输出的缓存数据量指示信号送入通道选择模块(3)，同时将通道选择模块(3)返回的数据请求命令传给数据发送软件模块(1)；通道选择模块(3)，其内部包含一个通道仲裁器，实现数据从高速数据传输模块(2)到组帧发送模块(4)传输时的通道选择，保证各通道数据独立异速的传输，同时根据通道仲裁器选择的当前通道及发送状态向高速数据传输模块(2)返回数据请求命令；组帧发送模块(4)，包括可产生任意大小时钟的直接数字式频率合成器DDS、各通道的数据缓存器FIFO和各通道的组帧器，根据通道选择模块(3)传入的正逆程长度命令、输出时钟选择命令，控制数据缓存器FIFO一次性输出正程长度的数据，间隔逆程的长度后再继续输出，由组帧器将输出的数据按照固定帧格式进行组帧并以串行或者并行的方式送给后端设备；所述通道选择模块(3)中通道仲裁器是根据数据发送软件模块(1)传送的通道优先级对通道进行循环遍历和仲裁，并根据仲裁结果选择传输通道：若当前通道不满足传输条件，则通道仲裁器自动检测下一通道；若当前通道满足传输的条件，则将通道锁定并将该通道的32KB数据送入组帧发送模块(4)的对应FIFO中，传输完成后，释放该通道，通道仲裁器开始继续检测下一通道是否满足传输条件。