[发明专利]时钟加扰电路

摘要

一种时钟加扰电路，包括：控制器以及时钟信号加扰电路，其中：所述控制器，与所述时钟信号加扰电路耦接，适于生成控制信号并输入至所述时钟信号加扰电路；所述时钟信号加扰电路，适于接收所述控制信号，对输入的时钟信号进行随机加扰处理。采用所述时钟加扰电路，可以提高安全芯片的抗攻击性能。

主权项

1.一种时钟加扰电路，其特征在于，包括：控制器以及时钟信号加扰电路，其中：所述控制器，与所述时钟信号加扰电路耦接，适于生成控制信号并输入至所述时钟信号加扰电路；所述时钟信号加扰电路，适于接收所述控制信号，对输入的时钟信号的相位或频率中的至少一种进行随机加扰处理；所述时钟信号加扰电路包括以下至少一种：延时单元、相位偏移单元、分频单元，其中：所述延时单元，与所述控制器耦接，适于接收所述控制器生成的第一控制信号，对所述输入的时钟信号进行随机延时操作，并在进行随机延时操作的时长达到延时时长的更新周期时向所述控制器反馈，以使得所述控制器重新配置所述第一控制信号；所述相位偏移单元，与所述控制器耦接，适于接收所述控制器生成的第二控制信号，对所述输入的时钟信号进行多路延时并从中选择一路延时信号作为输出，并在接收到第二控制信号的时长达到信号标识的更新周期时向所述控制器反馈，以使得所述控制器重新配置所述第二控制信号；所述分频单元，与所述控制器耦接，适于接收所述控制器生成的第三控制信号，对所述输入的时钟信号进行随机分频处理，当接收到所述第三控制信号的时长达到分频值对应的更新周期时向所述控制器反馈，以使得所述控制器重新配置所述第三控制信号；所述第一控制信号包括控制所述延时单元的延时时长信息以及所述延时时长的更新周期信息；所述第二控制信号包括控制所述相位偏移单元选择输出的信号标识信息以及所述信号标识信息的更新周期信息；所述第三控制信号包括控制所述分频单元的分频值以及所述分频值的更新周期信息。