[发明专利]基于三维片内缓存的处理器结构及其制备方法在审
| 申请号： | 201610228623.3 | 申请日： | 2016-04-13 |
| 公开（公告）号： | CN105930300A | 公开（公告）日： | 2016-09-07 |
| 发明（设计）人： | 谢成民;怡磊;单光宝;刘松 | 申请（专利权）人： | 中国航天科技集团公司第九研究院第七七一研究所 |
| 主分类号： | G06F15/76 | 分类号： | G06F15/76 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 李宏德 |
| 地址： | 710065 陕西*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明一种基于三维片内缓存的处理器结构及其制备方法，所述处理器结构包括处理器本体，以及堆叠设置在处理器本体上的三维堆叠缓存；三维堆叠缓存包括译码器，多路选择器，灵敏放大器和三维存储模块；三维存储模块由若干个大小相同的缓存子模块堆叠形成；每层缓存子模块之间通过TSV孔将对应的内部地址线互连，三维存储模块内部地址线中的字线连接译码器，每层缓存子模块内部地址线中的位线分别连接一个多路选择器；所有多路选择器的输出端经TSV孔互连后与灵敏放大器的输入端连接；多路选择器上设置有用于控制其是否工作的使能信号OE；译码器的输入端和灵敏放大器的输出端、以及使能信号OE分别与处理器本体连接。 | ||
| 搜索关键词： | 基于 三维 缓存 处理器 结构 及其 制备 方法 | ||
【主权项】：
基于三维片内缓存的处理器结构，其特征在于，包括由逻辑运算单元和控制单元组成的处理器本体(14)，以及堆叠设置在处理器本体(14)上的三维堆叠缓存(15)；所述的三维堆叠缓存(15)包括译码器，多路选择器(6)，灵敏放大器(5)和三维存储模块(4)；三维存储模块(4)由若干个大小相同的缓存子模块堆叠形成；每层缓存子模块之间通过TSV孔将对应的内部地址线(1)互连，三维存储模块(4)内部地址线(1)中的字线连接译码器，每层缓存子模块内部地址线(1)中的位线分别连接一个多路选择器(6)；所有多路选择器(6)的输出端经TSV孔互连后与灵敏放大器(5)的输入端连接；多路选择器(6)上设置有用于控制其是否工作的使能信号OE(7)；译码器的输入端和灵敏放大器(5)的输出端、以及使能信号OE(7)分别与处理器本体(14)连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航天科技集团公司第九研究院第七七一研究所，未经中国航天科技集团公司第九研究院第七七一研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610228623.3/，转载请声明来源钻瓜专利网。
