[发明专利]基于ATE测试平台的Flash型FPGA测试方法

摘要

一种基于ATE测试平台的Flash型FPGA测试方法，包括：Flash型FPGA器件片上资源划分；FPGA器件片上资源配置方案设计；生成配置文件及测试向量文件；ATE测试；实现对FPGA器件功能的测试，保证FPGA器件使用前功能性能满足相关指标要求，避免由于FPGA器件本身失效导致的电路功能性能不满足要求。

主权项

1.一种基于ATE测试平台的Flash型FPGA测试方法，其特征在于：包括以下步骤：步骤一：Flash型FPGA器件片上资源划分；将Flash型FPGA器件的片上资源分解为：可配置输入/输出端口I/Os、可配置逻辑单元、可编程互连线、时钟调节模块、内嵌存储单元；步骤二：FPGA器件片上资源配置方案设计；(1)可配置输入/输出端口I/Os配置方案；将FPGA器件的I/Os一分为二，一半配置为输入，另一半配置为输出，将输入与输出直连，在输入端加既定的激励，对比分析输出端的结果是否与输入激励相一致，如不一致，则该器件失效，如相一致，将I/Os的配置反向，即原来配置为输入的I/Os配置为输出，原来配置为输出的I/Os配置为输入，再次施加激励，对结果进行对比；(2)可配置逻辑单元配置方案；将可配置逻辑单元配置为三输入与门并级联起来，级联的三输入与逻辑的输入端A、B、C、及输出端Y与I/Os相连，将对应的I/Os配置为输入及输出。在输入端加激励，在输出端对采集结果进行分析，当输入输出满足Y＝A&B&C关系时，表明可配置逻辑单元满足要求。(3)可编程互连线配置方案；采取与除可编程互连线资源之外的片上资源并行配置的方法测试可编程互连线；(4)时钟调节模块配置方案；将时钟调节模块与I/Os相连，并将对应的I/Os分别配置为输入及输出，配置时钟调节模块，使其输出时钟可分布在多个频点；(5)内嵌存储单元配置方案；步骤三：生成配置文件及测试向量文件；按照步骤二的配置方案，使用硬件描述语言进行代码编写，通过功能仿真、综合、布局布线、后仿真步骤，最终生成配置文件以及测试向量文件；步骤四：ATE测试。