[发明专利]基于ATE测试平台的Flash型FPGA测试方法

权利要求书

1.一种基于ATE测试平台的Flash型FPGA测试方法，其特征在于：包括以下步骤：

步骤一：Flash型FPGA器件片上资源划分；

将Flash型FPGA器件的片上资源分解为：可配置输入/输出端口I/Os、可配置逻辑单元、可编程互连线、时钟调节模块、内嵌存储单元；

步骤二：FPGA器件片上资源配置方案设计；

(1)可配置输入/输出端口I/Os配置方案；

将FPGA器件的I/Os一分为二，一半配置为输入，另一半配置为输出，将输入与输出直连，在输入端加既定的激励，对比分析输出端的结果是否与输入激励相一致，如不一致，则该器件失效，如相一致，将I/Os的配置反向，即原来配置为输入的I/Os配置为输出，原来配置为输出的I/Os配置为输入，再次施加激励，对结果进行对比；

(2)可配置逻辑单元配置方案；

将可配置逻辑单元配置为三输入与门并级联起来，级联的三输入与逻辑的输入端A、B、C、及输出端Y与I/Os相连，将对应的I/Os配置为输入及输出。在输入端加激励，在输出端对采集结果进行分析，当输入输出满足Y＝A&B&C关系时，表明可配置逻辑单元满足要求。

(3)可编程互连线配置方案；

采取与除可编程互连线资源之外的片上资源并行配置的方法测试可编程互连线；

(4)时钟调节模块配置方案；

将时钟调节模块与I/Os相连，并将对应的I/Os分别配置为输入及输出，配置时钟调节模块，使其输出时钟可分布在多个频点；

(5)内嵌存储单元配置方案；

步骤三：生成配置文件及测试向量文件；

按照步骤二的配置方案，使用硬件描述语言进行代码编写，通过功能仿真、综合、布局布线、后仿真步骤，最终生成配置文件以及测试向量文件；

步骤四：ATE测试。

2.根据权利要求1所述的一种基于ATE测试平台的Flash型FPGA测试方法，其特征在于：所述步骤二(5)内嵌存储单元配置方案包括：

(a)将Flash型FPGA的每个内嵌存储单元配置为读写同步的SRAM；

(b)将每个SRAM逻辑功能相同的输入端口并联起来；

(c)将各个SRAM数据读出端口相同的数据位连接到同或门使其能够进行同或运算，同或门通过可配置逻辑单元实现；

(d)从起始地址开始写入既定的数据，写满整个存储空间；

(e)从起始地址开始依次读出各存储地址的数据，若同或门输出为1，则该地址位存储单元无缺陷若同或门输出为0，则标示该地址位的存储单元有缺陷。

3.根据权利要求1所述的一种基于ATE测试平台的Flash型FPGA测试方法，其特征在于：所述步骤四：ATE测试包括：

(1)用步骤三生成的配置文件对Flash型FPGA器件进行配置，配置可通过JTAG方式进行；

(2)根据步骤三生成的测试向量文件中规定的激励图形，使用ATE测试机台对器件施加激励；

(3)ATE测试机台采集器件输出管脚的电信号，将之与测试向量文件中的预定的正确响应进行比较，判断出器件功能是否满足要求。