[发明专利]一种基于Intel CPU的并行Turbo译码方法

摘要

本发明公开一种基于Intel CPU的并行Turbo译码方法，包括如下步骤：（1）使用单指令多数据流指令加快Turbo译码运算。在单指令多数据流指令中，每个码块分配128位，根据CPU支持的指令位宽决定并行码块个数，编写针对性代码，使每码块内部操作与单码块译码时相同；（2）在单指令多数据流指令中，以对数似然比形式同时计算并行码块的前向状态度量值α和反向状态度量值β，计算过程中会产生状态分别为正负的两个中间矢量，在时序为k时，设定α的序号为k，β的序号为码长N‑1‑k。当k达到或超过N的一半时，将时序N‑1‑k的αβ载入矢量并互换位置，与时序k中的两个中间矢量进行计算，得到输出对数似然比信息。

主权项

1.一种基于Intel CPU的并行Turbo译码方法，其特征在于，该方法包括如下步骤：(1)在单指令多数据流指令中，每个码块分配128位，设定并行码块个数为CPU支持的指令位宽除以128；设置迭代指示器index＝0；(2)对每个码块分别进行解剪裁，每个码块得到两串系统信息Lsys0，Lsys1和两串校验信息Lp0，Lp1，所述系统信息Lsys1由系统信息Lsys0交织得到，所述Lsys0、Lp0由系统中的分量译码器0处理，所述Lsys1、Lp1由系统中的分量译码器1处理；(3)以对数似然比形式计算分量译码器0各个码块中每个时序对应的分支度量值γ11、γ10，即γ11＝0.5(Lsys+Lp+La)，γ10＝0.5(Lsys‑Lp+La)，其中La为先验信息，Lsys为Lsys0和Lsys1的通用符号，Lp为Lp0和Lp1的通用符号；(4)分量译码器0中，在时序k，构建θk+1，具体为：根据各个码块的卷积码生成矩阵列出分支状态度量值γ11k、γ10k的对应序列，将γ11k、γ10k按所述对应序列构建矢量γk；使用单指令多数据流指令进行矢量运算，即θk+＝θk+γk，θk‑＝θk‑γk，然后根据卷积码生成矩阵对应状态位变化对θk+，θk‑内部数据进行重新排列；求θk+和θk‑对应数据的最大值作为下一时序的矢量θk+1，然后进行归一化处理；其中，θk由上一时序产生，θk中包含并行码块的八个前向状态度量值αjk和八个反向状态度量值βjm，j为状态序号，N为系统码长，当k＝0时，θ0内部数据为：α00＝‑127，β0N‑1＝‑127，αj≠00＝0，βj≠0N‑1＝0；θk+、θk‑为状态分别为正、负的中间矢量，m＝N‑k‑1；(5)分量译码器0中，当时序k小于N的一半时，令k＝k+1，并返回步骤(4)，否则载入矢量θm，将其内部的αjm和βjk调换位置，根据下式计算Lk+和Lk‑：Lk+＝θm+θk+，Lk‑＝θm+θk‑，其中Lk+和LK‑分别为状态为正负的输出对数似然比中间矢量；所述Lk+和Lk‑每个矢量内部分别有并行码块的八个k时序的输出对数似然比中间值和八个m时序的输出对数似然比中间值；分别求出Lk+中k时序和m时序的输出对数似然比中间值的最大值lk+和lm+，Lk‑中k时序和m时序的输出对数似然比中间值的最大值lk‑和lm‑，然后计算出lk+‑lk‑即是k时刻的输出对数似然比信息，lm+‑lm‑即是m时刻的输出对数似然比信息；若k＝N‑1，则进入步骤(6)，否则令k＝k+1，并返回步骤(4)；(6)按照所述步骤(3)至(5)中分量译码器0的处理方法和流程，在分量译码器1中进行分量译码，得到输出对数似然比信息，然后由公式Le＝Lo‑Lsys‑La得到外部信息Le，当前译码器为译码器0时，将Le0交织得到译码器1的先验信息La1，当前译码器为译码器1时，将Le1解交织得到译码器0的先验信息La0，其中Lo为对数似然比，Le0、La0为译码器0的外部信息和先验信息，Le1、La1为译码器1的外部信息和先验信息，Le是Le0、Le1的通用符号，La是La0、La1的通用符号；(7)迭代指示器index累加一次，如index<6，则返回步骤(3)，当index＝6时，译码结束。