[发明专利]一种运行于CUDA平台的并行指令集预译码方法及系统有效
| 申请号： | 201610216484.2 | 申请日： | 2016-04-08 |
| 公开（公告）号： | CN105843590B | 公开（公告）日： | 2019-01-11 |
| 发明（设计）人： | 吴翔虎;项文成;陶永超;曲明成 | 申请（专利权）人： | 深圳航天科技创新研究院 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38;G06F9/30 |
| 代理公司： | 深圳市科吉华烽知识产权事务所(普通合伙) 44248 | 代理人： | 陈本发;黄晓笛 |
| 地址： | 518000 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种运行与CUDA平台的并行指令集预译码方法及系统，属于指令预译码技术领域。本发明运行与CUDA平台的并行指令集预译码方法包括以下步骤：对可执行文件进行解析，获取二进制指令；将获取的二进制指令的数据及输出数组传入存储器中；注册二进制指令和二进制指令对应的解析函数；读取二进制指令，对所有的二进制指令进行并行译码；将每条二进制指令译码完成后的中间数据保存到输出数组的对应位置；判断输出数组内的数据是否全部保存完成，如果是，将输出数组传回主机端；主机端处理后输出显示输出数组。本发明的有益效果为：随着二进制指令数的增加，缩短了处理器预译码的时间，极大的提高SPARC仿真运行效率和处理器的性能。 | ||
| 搜索关键词： | 一种 并行 指令 译码 方法 系统 | ||
【主权项】：
1.一种运行于 CUDA平台的并行指令集预译码方法，其特征在于包括以下步骤：S1：对可执行文件进行解析，获取二进制指令；S2：将获取的二进制指令的数据及输出数组传入存储器中；S3：注册二进制指令和二进制指令对应的解析函数；S4：读取二进制指令，对所有的二进制指令进行并行译码；S5：将每条二进制指令译码完成后的中间数据保存到输出数组的对应位置；S6：判断输出数组内的数据是否全部保存完成，如果是，将输出数组传回主机端，如果否，继续执行步骤S4；S7：主机端处理后输出显示输出数组。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳航天科技创新研究院，未经深圳航天科技创新研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610216484.2/，转载请声明来源钻瓜专利网。
- 上一篇：实现数据传送的方法及装置
- 下一篇：一种应用于VLIW类型处理器的存储器装置
