[发明专利]一种万用表以及读数方法在审
| 申请号： | 201610157252.4 | 申请日： | 2016-03-18 |
| 公开（公告）号： | CN105842509A | 公开（公告）日： | 2016-08-10 |
| 发明（设计）人： | 邓智炜;彭晓林;张磊 | 申请（专利权）人： | 深圳市鼎阳科技有限公司 |
| 主分类号： | G01R15/12 | 分类号： | G01R15/12;G06F13/12;G06F13/28 |
| 代理公司： | 深圳鼎合诚知识产权代理有限公司 44281 | 代理人： | 郭燕;彭家恩 |
| 地址： | 518000 广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种万用表，包括：FPGA模块，所述FPGA模块包括存储空间；ADC模块，所述ADC模块将输入的模拟信号转换为ADC数据；数据读取模块，所述数据读取模块从所述存储空间中直接读取ADC数据；输出模块，所述输出模块用于显示ADC数据；内存模块，所述内存模块为二级缓存；控制器，所述控制器用于发出控制命令。一种万用表的读数方法，其特征在于，包括：模拟信号能够通过ADC模块转化为数字信号，即ADC数据；万用表检测是否有待读取的ADC数据；将ADC数据存储进入FPGA模块的存储空间中；存储空间中的ADC数据存入二级缓存中；数据读取模块能够直接从所述FPGA模块中读取ADC数据。 | ||
| 搜索关键词： | 一种 万用表 以及 读数 方法 | ||
【主权项】：
一种万用表，其特征在于，包括：FPGA模块，所述FPGA模块包括存储空间；ADC模块，所述ADC模块将输入的模拟信号转换为ADC数据；数据读取模块，所述数据读取模块从所述存储空间中直接读取ADC数据；输出模块，所述输出模块用于显示ADC数据；控制器，所述控制器用于发出控制命令；内存模块，所述内存模块是二级缓存。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市鼎阳科技有限公司，未经深圳市鼎阳科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610157252.4/，转载请声明来源钻瓜专利网。
