[发明专利]芯片式排列电阻器的制造方法

摘要

一种芯片式排列电阻器的制造方法，包含：一个基板本体定义步骤；一个图案形成步骤；一个膜体形成步骤；一个电阻形成步骤；一个薄板切割步骤；及一个接触电极形成步骤。本发明提出完整的芯片式排列电阻器的制作方法，而以简化且流畅的制程制作并量产出所述的芯片式排列电阻器，不但因工序减少而可达到制法简单成本低，且主要采用钻石刀切割方式加工以成型，及/或使用激光划线方式加工以成型，而未采用冲压出多数pin孔的方式制作，因此无基板本体烧结变形量较大的问题，所以大幅提高基板本体的有效运用面积比率达80％以上。

主权项

一种芯片式排列电阻器的制造方法；其特征在于：所述的芯片式排列电阻器的制造方法包含：一个基板本体定义步骤，于一片由绝缘材料构成的薄板以多条彼此呈预定间距且交错分布的折粒线定义出多个呈多组排列的基板本体，其中，每一个基板本体具有一个包括多块彼此间隔且临靠近两条长边边缘分布的电极印刷部的基面，及一个相反于该基面的顶面；一个图案形成步骤，以钻石刀切割，及激光切割其中至少一种方式于所述的基板本体的基面的电极印刷部形成一个自该基面向该顶面方向凹陷的凹陷图案；一个膜体形成步骤，用导电材料构成的糊状材料填覆满每一个凹陷图案地定着于每一个电极印刷部而形成多个接触电极增长膜；一个电阻形成步骤，用具有预定阻值的糊状导电材料定着于所述的电极印刷部间的基面区域上而形成多个电阻，其中，每一个电阻的相反两侧分别与其中两个彼此相对的接触电极增长膜接触并电连接；一个薄板切割步骤，沿所述的折粒线切割定着形成有所述的接触电极增长膜与所述的电阻的薄板，得到多个芯片式排列电阻器半成品；及一个接触电极形成步骤，自所述的芯片式排列电阻器半成品的多个接触电极增长膜披覆导体材料而增厚成多个接触电极，并得到多个芯片式排列电阻器。