[发明专利]一种偏差信号产生电路及多端口可配置PUF电路

摘要

本发明公开了一种偏差信号产生电路及多端口可配置PUF电路，通过第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第一电阻构成基准电流源，该基准电流源具有对电源电压波动和温度变化不敏感的特性，偏差信号产生电路通过共源共栅的形式复制基准电流源的电流到多路共源共栅电流镜的各个电流镜支路上，各个电流镜支路也对温度和电压不敏感，从而使得整个偏差信号产生电路具有高鲁棒性的特点；优点是采用该偏差信号产生电路的PUF电路的输出响应的唯一性、随机性以及可靠性较高，实验结果表明，该PUF电路具有良好的唯一性和随机性，且工作在不同温度(‑40～125℃)和电压(1.02～1.32V)下的可靠性均大于97.4％。

主权项

一种偏差信号产生电路，其特征在于包括基准电流源、分压电路、多路共源共栅电流镜和m个逻辑控制信号开关，m为大于等于2的整数；所述的逻辑控制信号开关具有输入信号控制端、第1脚、第2脚和第3脚；所述的基准电流源包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第一电阻，所述的分压电路包括第二电阻和第三电阻；所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第四PMOS管的源极、所述的第一电阻的一端、所述的第二电阻的一端和所述的第三电阻的一端均接入电源，所述的第一电阻的另一端和所述的第三PMOS管的源极连接，所述的第一PMOS管的栅极、所述的第二PMOS管的栅极、所述的第三PMOS管的栅极、所述的第四PMOS管的栅极、所述的第一PMOS管的漏极和所述的第一NMOS管的漏极连接，所述的第二PMOS管的漏极、所述的第一NMOS管的栅极和所述的第二NMOS管的漏极连接，所述的第三PMOS管的漏极、所述的第二NMOS管的栅极、所述的第三NMOS管的栅极和所述的第三NMOS管的漏极连接，所述的第四PMOS管的漏极、所述的第四NMOS管的漏极和所述的第四NMOS管的栅极连接且其连接端为所述的基准电流源的第一输出端，所述的第四NMOS管的源极、所述的第五NMOS管的漏极和所述的第五NMOS管的栅极连接且其连接端为所述的基准电流源的第二输出端；所述的第一NMOS管的源极、所述的第二NMOS管的源极、所述的第三NMOS管的源极和所述的第五NMOS管的源极均接地；所述的多路共源共栅电流镜包括m个电路结构相同的电流镜支路，所述的电流镜支路包括第六NMOS管和第七NMOS管，所述的第六NMOS管的源极为所述的电流镜支路的输出端，所述的第六NMOS管的漏极和所述的第七NMOS管的漏极连接，所述的第七NMOS管的源极接地，所述的第六NMOS管的栅极为所述的电流镜支路的第一输入端，所述的第七NMOS管的栅极为所述的电流镜支路的第二输入端，m个所述的电流镜支路的第一输入端均和所述的基准电流源的第一输出端连接，m个所述的电流镜支路的第二输入端均和所述的基准电流源的第二输出端连接，第j个所述的电流镜支路的输出端和第j个所述的逻辑控制信号开关的第1脚连接，第j个所述的逻辑控制信号开关的输入信号控制端为所述的偏差信号产生电路的第j输入端，j＝1,2，…，m，m个所述的逻辑控制信号开关的第2脚和所述的第二电阻的另一端连接且其连接端为所述的偏差信号产生电路的第一输出端，m个所述的逻辑控制信号开关的第3脚和所述的第三电阻的另一端连接且其连接端为所述的偏差信号产生电路的第二输出端。