[发明专利]包括三维阵列结构的半导体存储器件和包括其的存储系统有效
| 申请号： | 201610115548.X | 申请日： | 2016-03-01 |
| 公开（公告）号： | CN106558331B | 公开（公告）日： | 2021-01-26 |
| 发明（设计）人： | 安正烈 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C8/10 | 分类号： | G11C8/10;G11C7/10;G11C16/08;G11C16/10;G11C16/26 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 李少丹;毋二省 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体存储器件可以包括第一子单元串和第二子单元串。第一子单元串可以在第一子单元串的一端耦接到公共源极线。第一子单元串可以具有第一组正常存储单元和耦接在第一子单元串的所述一端与第一组正常存储单元之间的至少一个源极侧中间虚设存储单元。第二子单元串可以在第二子单元串的一端耦接到位线。第二子单元串可以具有第二组正常存储单元和耦接在第二子单元串的所述一端与第二组正常存储单元之间的漏极侧中间虚设存储单元。漏极侧中间虚设存储单元的数量可以大于所述至少一个源极侧中间虚设存储单元的数量。 | ||
| 搜索关键词： | 包括 三维 阵列 结构 半导体 存储 器件 存储系统 | ||
【主权项】：
一种半导体存储器件，包括：第一子单元串，第一子单元串在第一子单元串的一端耦接到公共源极线，第一子单元串具有第一组正常存储单元和耦接在第一子单元串的所述一端与第一组正常存储单元之间的至少一个源极侧中间虚设存储单元；以及第二子单元串，第二子单元串在第二子单元串的一端耦接到位线，第二子单元串具有第二组正常存储单元和耦接在第二子单元串的所述一端与第二组正常存储单元之间的漏极侧中间虚设存储单元，其中，漏极侧中间虚设存储单元的数量大于所述至少一个源极侧中间虚设存储单元的数量。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610115548.X/，转载请声明来源钻瓜专利网。
- 上一篇：磁头、具备其的盘装置及磁头的制造方法
- 下一篇：存储器件及其操作方法
