[发明专利]一种基于瞬时电压抑制的缓冲串行电路

摘要

一种基于瞬时电压抑制的缓冲串行电路，本发明涉及信号转换领域，其旨在解决现有串行器存在串行器中不同的时钟发生器采集时钟频率不匹配并导致输出数据误差较大，同时存在开关损耗等技术问题。该结构主要包括第一时钟发生器：输出第一时钟信号，用于构建信号采集时间窗口；第一多路复用电路：其采样时钟端口接收第一时钟发生器输出的第一时钟信号，输入端接收并行源信号且输出端输出混合信号；反馈时钟发生器；第二多路复用电路；所述的复位电路，包括无源缓冲电路。本发明用于信号的高速串行。

主权项

一种基于瞬时电压抑制的缓冲串行电路，包括并行源信号，其特征在于，还包括第一时钟发生器：输出第一时钟信号，用于构建信号采集时间窗口；第一多路复用电路：其采样时钟端口接收第一时钟发生器输出的第一时钟信号，输入端接收并行源信号且输出端输出混合信号；反馈时钟发生器：其中包括复位电路，接收第一时钟发生器输出的第一时钟信号以获得基准时钟，输出反馈时钟信号，用于构建延时信号采集时间窗口；第二多路复用电路：其采样时钟端口接收反馈时钟发生器输出的反馈时钟信号，输入端接收第一多路复用电路输出的混合信号且输出端输出串行信号；所述的复位电路，包括无源缓冲电路，其中，第一二极管～第四二极管、第一电感、第二电感、第一电容、第二电容、电阻以及三极管，其中，第一二极管的输出端连接电阻、第三二极管的输出端，第一二极管的输入端连接第一电容，第一电容的另一端连接第三二极管的输入端和第四二极管的输出端；电阻的另一端连接第一电感，第一电感的另一端连接第二二极管的输入端以及三极管的漏极；第二二极管的输出端连接第二电感以及第二电容，第二电感的另一端连接第四二极管的输入端，第二电容的另一端连接三极管的射极。