[发明专利]用于全环栅晶体管的GAAS上的赝晶INGAAS在审
| 申请号： | 201580081241.6 | 申请日： | 2015-06-26 |
| 公开（公告）号： | CN107924867A | 公开（公告）日： | 2018-04-17 |
| 发明（设计）人： | C.S.莫哈帕特拉;A.S.墨菲;G.A.格拉斯;W.拉克马迪;G.德维;J.T.卡瓦利罗斯;T.加尼;M.V.梅茨 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/336;H01L29/78 |
| 代理公司： | 中国专利代理(香港)有限公司72001 | 代理人： | 申屠伟进,郑冀之 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述了一种非平面全环栅器件及其制作方法。在一个实施例中，通过在STI沟槽中选择性地沉积整个epi堆叠来形成多层堆叠。在缓冲层之上赝晶生长沟道层。在沟道层的顶部上生长盖层。在实施例中，STI层的高度保持高于沟道层，直到栅极的形成。在每一个沟道纳米线上并且完全绕着每一个沟道纳米线而形成栅极电介质层。在栅极电介质层上并且围绕沟道纳米线而形成栅电极。 | ||
| 搜索关键词： | 用于 全环栅 晶体管 gaas ingaas | ||
【主权项】：
一种用于制作半导体器件的方法，包括：在形成于浅沟槽隔离（STI）层中的沟槽内形成多层堆叠，其中多层堆叠至少包括沟道层、形成在沟道层下方的缓冲层，以及形成在沟道层上方的盖层；使STI层凹陷使得STI层的顶表面在沟道层的顶表面上方；以及通过蚀刻工艺暴露沟道层，所述蚀刻工艺相对于沟道层而选择性地移除缓冲层和盖层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580081241.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
