[发明专利]目标为可编程集成电路的异构型多处理器程序编译有效
| 申请号： | 201580073092.9 | 申请日： | 2015-11-10 |
| 公开（公告）号： | CN107111663B | 公开（公告）日： | 2021-01-08 |
| 发明（设计）人： | H·E·斯泰尔斯;J·M·费菲尔德;R·D·维蒂希;P·B·詹姆斯-罗克斯比;S·珊坦;D·瓦尔马;F·J·马丁内斯-巴利纳;S·周;K-W·罗 | 申请（专利权）人： | 赛灵思公司 |
| 主分类号： | G06F30/33 | 分类号： | G06F30/33 |
| 代理公司： | 北京市君合律师事务所 11517 | 代理人： | 顾云峰;吴龙瑛 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | OpenCL程序编译可以包括使用处理器生成对异构多处理器设计的第一内核的寄存器传输级(RTL)描述(705)并将所述第一内核的RTL描述与基础平台电路设计集成(710)。所述基础平台电路设计为异构多处理器设计的主机提供可编程集成电路内的静态接口。可以使用所述处理器从所述的第一内核的RTL描述生成第一配置比特流(715)。所述第一配置比特流指定所述第一内核的硬件实现和所述配置比特流的支持数据。所述第一配置比特流和所述支持数据可以被包括在二进制容器内(720)。 | ||
| 搜索关键词： | 目标 可编程 集成电路 构型 处理器 程序 编译 | ||
【主权项】：
一种方法，包括：使用处理器生成异构型多处理器设计的第一内核的寄存器传输级描述；将所述第一内核的寄存器传输级描述与在可编程集成电路内提供静态区域的基础平台电路设计集成，所述可编程集成电路向所述异构型多处理器设计的主机提供接口；使用所述处理器并从所述第一内核的寄存器传输级描述生成指定所述第一内核的硬件实现的第一配置比特流以及所述配置比特流的支持数据；并且将所述第一配置比特流和所述支持数据包括在二进制容器内。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛灵思公司，未经赛灵思公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580073092.9/，转载请声明来源钻瓜专利网。
