[发明专利]采用薄膜晶体管的三维集成电路在审
| 申请号： | 201580070428.6 | 申请日： | 2015-12-23 |
| 公开（公告）号： | CN107112049A | 公开（公告）日： | 2017-08-29 |
| 发明（设计）人： | T·A·阿甘;J·J·卢皮诺 | 申请（专利权）人： | 3B技术公司 |
| 主分类号： | G11C13/00 | 分类号： | G11C13/00;H01L45/00 |
| 代理公司： | 北京市路盛律师事务所11326 | 代理人： | 王桂玲,刘世杰 |
| 地址： | 美国明*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种集成电路，其通过使用在BEOL中制造的薄膜晶体管(TFT)而与标准硅集成电路相比能够实现更低成本，并且还提供更好的性能。改进的存储器电路通过利用TFT来提高三维电路设计中的密度和访问来实现，其使得晶粒面积最小化。通过消除专用于I/O的在半导体表面上的面积可以实现改进的I/O，并允许提供多倍数量的可用I/O。缩短的金属路由线路也可以提高速度、降低功耗并减少泄漏。 | ||
| 搜索关键词： | 采用 薄膜晶体管 三维集成电路 | ||
【主权项】：
一种集成电路装置，其包括：存储器阵列，其布置成矩阵并且包括多个并行的第一导线，在多个交叉区域处与所述第一导线重叠的多个并行的第二导线，多个存储器单元，每个存储器单元设置在导线的交叉区域处，在第一端子处电耦合到第一导线中的一个以及在第二端子处电耦合到第二导线中的一个，并且包括可控电阻；其中第一导线或第二导线中的每个导线或第一导线和第二导线两者电耦合到至少一个薄膜晶体管；以及其中所述晶体管基本上位于存储器阵列的上方或下方。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于3B技术公司，未经3B技术公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580070428.6/，转载请声明来源钻瓜专利网。
