[发明专利]用于分组发送的优化的信用返回机制有效
申请号: | 201580028319.8 | 申请日: | 2015-06-05 |
公开(公告)号: | CN106415513B | 公开(公告)日: | 2019-06-04 |
发明(设计)人: | M·德伯格;Y·M·穆莎 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F13/16 | 分类号: | G06F13/16;G06F5/06 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 黄嵩泉 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 用于实现用于分组发送的优化的信用返回机制的方法和装置。将经编程的输入/输出(PIO)发送存储器分区为多个发送上下文,每一个发送上下文都包括存储器缓冲器,所述存储器缓冲器包括配置成用于存储分组数据的多个发送块。使用FIFO语义、利用与相应FIFO槽相关联的每一个发送块实现存储方案。响应于接收到写入发送块的分组数据并检测到那些发送块中的数据已从发送上下文流出,检测到对应被释放的FIFO槽,并且确定还未为其返回信用返回的最低槽。随后,通过所述最低槽确定被释放的槽序列中的最高槽,并且返回对应的信用返回标记。在一个实施例中,利用经由对PIO发送存储器写入的软件而跟踪的相关联的绝对信用发送计数来为每一个发送上下文实现绝对信用返回计数,其中上述两个绝对信用用于流控制。 | ||
搜索关键词: | 用于 分组 发送 优化 信用 返回 机制 | ||
【主权项】:
1.一种用于计算的方法,包括:将经编程的输入/输出PIO发送存储器中的存储器空间分区为多个发送上下文,每一个发送上下文都包括存储器缓冲器,所述存储器缓冲器包括配置成用于存储分组数据的多个发送块;使用先入先出FIFO语义为每一个发送上下文实现存储方案,在所述存储方案下,每一个发送上下文占据具有FIFO顺序的FIFO缓冲器中的相应FIFO槽,并且给定分组的数据以FIFO顺序被存储在占据一个或多个相应的顺序的FIFO槽的一个或多个发送块中;接收被乱序地写入发送块的分组数据,使得按照与FIFO顺序不同的顺序以分组数据填充分组发送块的至少部分;使包含所填充的分组数据的发送块流出;响应于检测到一个或多个发送块已从发送上下文流出,检测已被释放的一个或多个FIFO槽;检测已被释放的一个或多个FIFO槽中的任一者是否占据还未为其返回信用返回标记的发送上下文的按FIFO顺序的最低槽;并且如果是,返回信用返回标记,通过所述信用返回标记,可标识按FIFO顺序的被释放的槽的序列的最高FIFO槽,所述被释放的槽的序列包括还未为其返回信用信息的最低槽。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201580028319.8/,转载请声明来源钻瓜专利网。
- 上一篇:存储器管理算法的动态选择
- 下一篇:一种电接口模块