[实用新型]一种基于PCIE总线的USB接口有效

专利信息
申请号: 201521029639.9 申请日: 2015-12-14
公开(公告)号: CN205354010U 公开(公告)日: 2016-06-29
发明(设计)人: 云天嵩;李羚梅;苏晓旭;崔俊鹏;刘政鹏;蒋航;杨光;毛悦;曹晓冬 申请(专利权)人: 天津光电通信技术有限公司
主分类号: G06F13/38 分类号: G06F13/38
代理公司: 天津中环专利商标代理有限公司 12105 代理人: 胡京生
地址: 300211*** 国省代码: 天津;12
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种基于PCIE总线的USB接口,包括USB3.0接口J2,其特征在于:还包括PCIE通用芯片J1,所述PCIE通用芯片J1包括时钟线CLK_PCIE-、时钟线CLK_PCIE+、数据接收线PCIE_RX0-、数据接收线PCIE_RX0+、数据发送线PCIE_TX0-、数据发送线PCIE_TX0+、三个接地线GND_POWER,USB3.0接口J2共有11个引脚,使用PCIE通用芯片J1连接USB3.0接口J2实现数据传输。
搜索关键词: 一种 基于 pcie 总线 usb 接口
【主权项】:
一种基于PCIE总线的USB接口,包括USB3.0接口J2,其特征在于:还包括PCIE通用芯片J1,所述PCIE通用芯片J1包括时钟线CLK_PCIE‑、时钟线CLK_PCIE+、数据接收线PCIE_RX0‑、数据接收线PCIE_RX0+、数据发送线PCIE_TX0‑、数据发送线PCIE_TX0+、三个接地线GND_POWER,USB3.0接口J2共有11个引脚,所述USB3.0接口J2的1引脚、4引脚、7引脚为接地引脚,2引脚连接PCIE通用芯片J1的时钟线CLK_PCIE‑,3引脚连接PCIE通用芯片J1的时钟线CLK_PCIE+,5引脚连接数据接收线PCIE_RX0‑,6引脚连接数据接收线PCIE_RX0+,8引脚连接数据发送线PCIE_TX0‑,9引脚连接数据发送线PCIE_TX0+,10引脚和11引脚连接机壳地,使用PCIE通用芯片J1连接USB3.0接口J2实现数据传输。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津光电通信技术有限公司,未经天津光电通信技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201521029639.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top