[实用新型]一种基于FPGA的多路抢答器

摘要

本实用新型公开了一种基于FPGA的多路抢答器，电路装置包括：FPGA主控制器、按键模块、时钟模块、数码管显示模块、LED指示模块、电源模块、蜂鸣器模块、下载器模块。在FPGA主控制器内部实现抢答组别鉴别与锁存功能，抢答开始后倒计时功能，各组分数统计功能，数码管译码驱动功能，输入时钟信号分频功能。这样的设计减少了外部所需芯片的数量，所述电路具有体积小、结构简单、功耗低的特点，而且FPGA具有高度的可重构性，非常易于产品的后期扩展及升级。

主权项

一种基于FPGA的多路抢答器，电路装置包括：FPGA主控制器、按键模块、时钟模块、数码管显示模块、LED指示模块、电源模块、蜂鸣器模块、下载器模块，其特征在于，所述按键模块与所述FPGA主控制器相连，实现系统复位、倒计时时间的调整、抢答开始、分数清零功能；所述时钟模块与所述FPGA主控制器相连提供系统基准时钟；所述数码管显示模块与所述FPGA主控制器相连进行抢答组号、各组分数和倒计时时间的显示；所述LED指示模块与所述FPGA主控制器相连，用LED灯指示抢答组别；所述蜂鸣器模块与所述FPGA主控制器相连进行倒计时时间到提醒；所述电源模块与所述FPGA主控制器相连；所述下载器模块与所述FPGA主控制器相连实现程序的下载。