[实用新型]动态可重构高速串行总线时间同步装置有效
| 申请号： | 201520394654.7 | 申请日： | 2015-06-10 |
| 公开（公告）号： | CN204883706U | 公开（公告）日： | 2015-12-16 |
| 发明（设计）人： | 邱柯妮;李超;周继芹;张伟功;王晶;朱晓燕;徐远超 | 申请（专利权）人： | 首都师范大学 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100048 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种动态可重构高速串行总线时间同步装置，包括通道检测控制器、线路传输延迟时间表、时间同步控制器、时间计数器和总线通道控制器，采用通道延迟时间修正与时间码广播方式，能够对动态可重构高速串行总线节点进行精确的时间同步。 | ||
| 搜索关键词： | 动态 可重构 高速 串行 总线 时间 同步 装置 | ||
【主权项】：
一种动态可重构高速串行总线时间同步装置，其特征在于：包括通道检测控制器、线路传输延迟时间表、时间同步控制器、时间计数器和总线通道控制器，其中所述通道检测控制器用于通过在检测信息包中传递检测信息包的发送与接收时间，对通道的线路传输延迟时间进行测量计算；所述线路传输延迟时间表是按照总线通道及主节点号建立的二维表格，用来存储通道检测控制器测量计算的通道延迟时间；所述时间同步控制器在时间主节点中用于发送广播时间码，在从节点中用于接收时间主节点发送的时间广播码，使用线路传输延迟时间表中的通道传输延迟时间进行修正后，重新设置时间计数器的计数值，进行总线时间同步；所述时间计数器利用总线节点工作时间进行本地的时间计数；所述总线通道控制器用于实现动态可重构高速串行总线通道数据通信功能。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于首都师范大学，未经首都师范大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201520394654.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种具备安全启动控制电路的无线NFC装置
- 下一篇：一种对流式电脑机箱
