[实用新型]一种镜像全加器电路

摘要

一种镜像全加器电路，涉及一种全加器，本实用新型为解决现有全加器电路采用的晶体管个数很多，导致关键路径上的延迟极大的问题。本实用新型包括进位电路和求和电路，进位电路和求和电路均为镜像结构；第一进位电路包括PMOS晶体管a、PMOS晶体管b和PMOS晶体管c，第二进位电路包括NMOS晶体管d、NMOS晶体管e和NMOS晶体管f，第一求和电路包括PMOS晶体管g、PMOS晶体管h、PMOS晶体管i、PMOS晶体管j和PMOS晶体管k，第二求和电路包括NMOS晶体管m、NMOS晶体管n、NMOS晶体管o、NMOS晶体管p和NMOS晶体管q；本实用新型用于数字集成电路。

主权项

一种镜像全加器电路，其特征在于：它包括进位电路(1)和求和电路(2)，进位电路(1)包括第一进位电路(1‑1)和第二进位电路(1‑2)，第一进位电路(1‑1)和第二进位电路(1‑2)为镜像结构；第一进位电路(1‑1)包括PMOS晶体管a、PMOS晶体管b和PMOS晶体管c，PMOS晶体管a的栅极为G输入端口，PMOS晶体管b的栅极为Ci输入端口，PMOS晶体管c的栅极为P输入端口，PMOS晶体管a的漏极和PMOS晶体管c的漏极同时连接VCC，PMOS晶体管a的源极和PMOS晶体管b的漏极相连接，PMOS晶体管b的源极和PMOS晶体管c的源极同时连接NCo输出端口；第二进位电路(1‑2)包括NMOS晶体管d、NMOS晶体管e和NMOS晶体管f，NMOS晶体管d的栅极为Ci输入端口，NMOS晶体管e的栅极为P输入端口，NMOS晶体管f的栅极为G输入端口，NMOS晶体管d的漏极和NMOS晶体管f的漏极同时连接NCo输出端口，NMOS晶体管d的源极和NMOS晶体管e的漏极相连接，NMOS晶体管e的源极和NMOS晶体管f的源极同时接地；NMOS晶体管d的栅极和PMOS晶体管b的栅极相连接，NMOS晶体管d的漏极和PMOS晶体管b的源极相连接，NMOS晶体管f的漏极和PMOS晶体管c的源极相连接，求和电路(2)包括第一求和电路(2‑1)和第二求和电路(2‑2)，第一求和电路(2‑1)和第二求和电路(2‑2)为镜像结构；第一求和电路(2‑1)包括PMOS晶体管g、PMOS晶体管h、PMOS晶体管i、PMOS晶体管j和PMOS晶体管k，PMOS晶体管g的栅极为G输入端口，PMOS晶体管h的栅极为Ci输入端口，PMOS晶体管i的栅极为P输入端口，PMOS晶体管j的栅极连接NCo输出端口，PMOS晶体管k的栅极连接Ci输入端口，PMOS晶体管g的漏极、PMOS晶体管h的漏极和PMOS晶体管i的漏极同时连接VCC，PMOS晶体管g的源极、PMOS晶体管h的源极和PMOS晶体管j的漏极同时相连接，PMOS晶体管i的源极连接PMOS晶体管k的漏极，PMOS晶体管j的源极连接NS输出端口，PMOS晶体管k的源极连接NS输出端口；第二求和电路(2‑2)包括NMOS晶体管m、NMOS晶体管n、NMOS晶体管o、NMOS晶体管p和NMOS晶体管q，NMOS晶体管m的栅极连接NCo输出端口，NMOS晶体管n的栅极连接Ci输入端口，NMOS晶体管o的栅极连接P输入端口，NMOS晶体管p的栅极连接Ci输入端口，NMOS晶体管q的栅极连接G输入端口，NMOS晶体管m的漏极连接NS输出端口，NMOS晶体管n的漏极连接NS输出端口，NMOS晶体管m的源极、NMOS晶体管o的漏极和NMOS晶体管p的漏极相连接，NMOS晶体管n的源极和NMOS晶体管q的漏极相连接，NMOS晶体管o的源极、NMOS晶体管p的源极和NMOS晶体管q的源极同时接地；PMOS晶体管j的栅极和NMOS晶体管m的栅极相连接，PMOS晶体管j的源极和NMOS晶体管m的漏极相连接，PMOS晶体管k的源极和NMOS晶体管n的漏极相连接。