[实用新型]一种镜像全加器电路

说明书

技术领域

本实用新型涉及一种全加器。

背景技术

全加器是数字集成电路设计中的常用模块，其最常见的实现方式为静态互补CMOS及其对应的镜像电路。这类全加器在进行求和运算时，一部分运算过程是重复的，全加器进行求和的关键路径的延迟特别大。

对于CMOS结构电路来说，如果设计的目的只是为求出一个逻辑结果，那么将公式分离势必会额外的增加CMOS电路器件使用量，但如果需要用给定的几个信号同时求出两个或者多个结果时，有一部分器件可以共用，重复部分的器件增大了求和的关键路径的延迟。

实用新型内容

本实用新型目的是为了解决现有全加器电路采用的晶体管个数很多，导致关键路径上的延迟极大的问题，提供了一种镜像全加器电路。

本实用新型所述一种镜像全加器电路，它包括进位电路和求和电路，

进位电路包括第一进位电路和第二进位电路，第一进位电路和第二进位电路为镜像结构；

第一进位电路包括PMOS晶体管a、PMOS晶体管b和PMOS晶体管c，PMOS晶体管a的栅极为G输入端口，PMOS晶体管b的栅极为Ci输入端口，PMOS晶体管c的栅极为P输入端口，PMOS晶体管a的漏极和PMOS晶体管c的漏极同时连接VCC，PMOS晶体管a的源极和PMOS晶体管b的漏极相连接，PMOS晶体管b的源极和PMOS晶体管c的源极同时连接NCo输出端口；

第二进位电路包括NMOS晶体管d、NMOS晶体管e和NMOS晶体管f，NMOS晶体管d的栅极为Ci输入端口，NMOS晶体管e的栅极为P输入端口，NMOS晶体管f的栅极为G输入端口，NMOS晶体管d的漏极和NMOS晶体管f的漏极同时连接NCo输出端口，NMOS晶体管d的源极和NMOS晶体管e的漏极相连接，NMOS晶体管e的源极和NMOS晶体管f的源极同时接地；

NMOS晶体管d的栅极和PMOS晶体管b的栅极相连接，NMOS晶体管d的漏极和PMOS晶体管b的源极相连接，NMOS晶体管f的漏极和PMOS晶体管c的源极相连接，

求和电路包括第一求和电路和第二求和电路，第一求和电路和第二求和电路为镜像结构；

第一求和电路包括PMOS晶体管g、PMOS晶体管h、PMOS晶体管i、PMOS晶体管j和PMOS晶体管k，PMOS晶体管g的栅极为G输入端口，PMOS晶体管h的栅极为Ci输入端口，PMOS晶体管i的栅极为P输入端口，PMOS晶体管j的栅极连接NCo输出端口，PMOS晶体管k的栅极连接Ci输入端口，PMOS晶体管g的漏极、PMOS晶体管h的漏极和PMOS晶体管i的漏极同时连接VCC，PMOS晶体管g的源极、PMOS晶体管h的源极和PMOS晶体管j的漏极同时相连接，PMOS晶体管i的源极连接PMOS晶体管k的漏极，PMOS晶体管j的源极连接NS输出端口，PMOS晶体管k的源极连接NS输出端口；

第二求和电路包括NMOS晶体管m、NMOS晶体管n、NMOS晶体管o、NMOS晶体管p和NMOS晶体管q，NMOS晶体管m的栅极连接NCo输出端口，NMOS晶体管n的栅极连接Ci输入端口，NMOS晶体管o的栅极连接P输入端口，NMOS晶体管p的栅极连接Ci输入端口，NMOS晶体管q的栅极连接G输入端口，NMOS晶体管m的漏极连接NS输出端口，NMOS晶体管n的漏极连接NS输出端口，NMOS晶体管m的源极、NMOS晶体管o的漏极和NMOS晶体管p的漏极相连接，NMOS晶体管n的源极和NMOS晶体管q的漏极相连接，NMOS晶体管o的源极、NMOS晶体管p的源极和NMOS晶体管q的源极同时接地；

PMOS晶体管j的栅极和NMOS晶体管m的栅极相连接，PMOS晶体管j的源极和NMOS晶体管m的漏极相连接，PMOS晶体管k的源极和NMOS晶体管n的漏极相连接。

本实用新型的优点：本实用新型所述的一种镜像全加器电路共用到了24个晶体管，和经典的镜像全加器电路晶体管个数一致，但由于和求和端直接连接的晶体管个数由6个减少至4个，导致等效电阻阻值在同等工艺条件下可减少1/3，虽然P和G的计算需要一定时间，但关键路径上的延迟和改进前相比，在同等工艺条件下可缩减约16％。当采用此种全加器作为加法器底层电路时，其所构成的多位加法器关键路径上的延迟也将大幅缩短。

附图说明

图1是本实用新型所述一种镜像全加器电路的结构示意图。

具体实施方式