[发明专利]全CMOS基准电流源

摘要

本发明公开了一种全CMOS基准电流源，包括启动电路和用于输出基准电流IREF的基准电流产生电路。其中的基准电流产生电路包括4组由两个MOS管构成的电流镜结构，启动电路连接到基准电流产生电路中一个PMOS管的栅极，以在电源电压上电时对该栅极充电，以启动基准电流产生电路。基准电流产生电路输出与电源电压大小无关的基准电流；并且，通过调节基准电流产生电路中的元件参数，能够使得输出的基准电流具有低温漂系数。本发明电路结构简单，大大简化降低了常用带隙基准电流电路的复杂度，电路面积小，成本低，性能可靠，实现了低功耗设计，在正常工作时基准电流产生电路消耗的电流小，可以适用于不同的电路模块中，适用范围广。

主权项

一种全CMOS基准电流源，其特征在于，包括用于输出基准电流IREF的基准电流产生电路；所述基准电流产生电路包括NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M8、第一电阻R1和第二电阻R2；所述PMOS管M3和所述PMOS管M4构成电流镜结构，它们的栅极彼此相连，它们的源极皆连接到电源电压；所述PMOS管M5和所述PMOS管M6构成电流镜结构，它们的栅极彼此相连，它们的源极皆连接到所述电源电压；所述PMOS管M6和所述PMOS管M8构成电流镜结构，它们的栅极彼此相连，它们的源极皆连接到所述电源电压；所述NMOS管M1和所述NMOS管M2构成电流镜结构，它们的栅极彼此相连，所述NMOS管M1的漏极与所述PMOS管M3的漏极相连，所述NMOS管M2的漏极与所述PMOS管M4的漏极相连，所述NMOS管M1的源极经过所述第一电阻R1接地，所述NMOS管M2的源极接地；所述PMOS管M5的漏极经过所述第二电阻R2接地；所述PMOS管M8的漏极输出所述基准电流IREF；所述PMOS管M6的漏极连接到所述PMOS管M8的栅极；还包括NMOS管M7、电容C1、第三电阻R3和第四电阻R4，所述NMOS管M7的漏极与所述PMOS管M6的漏极相连，所述NMOS管M7的源极经过所述第三电阻R3接地；所述NMOS管M7的栅极经过所述第四电阻R4和所述电容C1连接到所述PMOS管M5的漏极；还包括启动电路，所述启动电路连接到所述PMOS管M4的栅极，用于在所述电源电压上电时对所述PMOS管M4的栅极充电，以启动所述基准电流产生电路；其中所述启动电路包括PMOS管M9、PMOS管M10、PMOS管M11、NMOS管M12、第五电阻R5和第六电阻R6，所述PMOS管M9、所述PMOS管M10和所述PMOS管M11的源极连接到所述电源电压，所述PMOS管M9的栅极与漏极相连并通过所述第五电阻R5连接到所述NMOS管M12的漏极，所述NMOS管M12的栅极接VDD，所述NMOS管M12的源极接地，所述PMOS管M10的漏极通过所述第六电阻R6连接到所述PMOS管M9的漏极，所述PMOS管M10的栅极连接到所述PMOS管M4的栅极，所述PMOS管M11的栅极连接到所述PMOS管M10的漏极，所述PMOS管M11的漏极连接到所述NMOS管M2的漏极。