[发明专利]硬件实现的数据排序装置、方法及数据处理芯片

摘要

本发明提供一种功耗低、面积小、结构简单、效率高的可应用于加速器中的硬件实现的数据排序装置、方法及包括该数据排序装置的数据处理芯片，所述数据排序装置包括寄存器组，保存数据排序过程中暂时排出的K个最大或最小的数据，寄存器组包括多个并行连接的寄存器，且相邻两个寄存器由低级向高级单向传输数据；比较器组，包括以与所述寄存器一一对应的方式相连接的多个比较器，比较输入的多个数据的大小关系，并将较大或较小的数据输出至对应的寄存器；控制电路，设置有作用于所述寄存器的多个标志位，所述标志位判断所述寄存器是否接收由对应的比较器或低一级寄存器传来的数据，以及判断寄存器是否向高一级寄存器传输数据。

主权项

一种硬件实现的数据排序装置，其特征在于，包括：寄存器组，用于保存数据排序过程中暂时排出的K个最大或最小的数据，K为正整数，所述寄存器组包括多个并行连接的寄存器，且相邻两个所述寄存器由低级向高级单向传输数据；比较器组，包括多个比较器，所述比较器以与所述寄存器一一对应的方式连接于所述寄存器，所述比较器用于比较输入的多个数据的大小关系，并将最大值或最小值的数据输出至对应的所述寄存器中；控制电路，设置有分别作用于所述寄存器的两个标志位，所述标志位用于判断所述寄存器是否接收由对应的所述比较器或低一级寄存器传来的数据，以及判断所述寄存器是否向高一级寄存器传输数据；其中所述比较器连接在所述寄存器的后面，所述寄存器中的数据作为输入到对应的比较器内的一个输入数据，所述比较器的输出端口反向连接至对应的寄存器，将输出数据传输回所述寄存器。