[发明专利]指令缓冲与对齐缓冲装置及其操作方法

摘要

本发明提供了一种指令缓冲与对齐缓冲装置，包括：指令缓冲区IB，包括2n个指令行IB[0]～IB[2n‑1]，每行包括2m个单元；以及对齐缓冲区AB，包括2个指令行AB[0]和AB[1]，每行包括2m个单元，其中：其中n、m是正整数；每个单元的宽度为处理器支持的最小指令宽度；以及IB和AB连接为使得从指令存储器返回的指令包被优先写入AB中，在AB存满指令之后，写入IB中。本发明还提供了该指令缓冲与对齐缓冲装置的操作方法。

主权项

1.一种指令缓冲与对齐缓冲装置，包括：指令缓冲区IB，包括2n个指令行IB[0]～IB[2n‑1]，每行包括2m个单元；对齐缓冲区AB，包括2个指令行AB[0]和AB[1]，每行包括2m个单元；第一指令包输入选择开关组，用于控制指令包是否输入到AB[0]或AB[1]；第二指令包输入选择开关组，用于控制指令包是否输入到IB[0]或IB[2n‑1]及其之间的指令行；多个2选1多路选择器，分别用于选择写入AB[0]，AB[1]，IB[0]‑IB[2n‑1]之间指令行的数据来源；以及两个多选1执行包选择拼接器和一个2选1执行包选择拼接器，用于拼接AB中读出的指令单元以生成执行包，其中：n、m是正整数；每个单元的宽度为处理器支持的最小指令宽度；以及从指令存储器返回的指令包被优先写入AB中，在AB存满指令之后，写入IB中。