[发明专利]串行收发控制电路及方法在审
| 申请号： | 201510441126.7 | 申请日： | 2015-07-24 |
| 公开（公告）号： | CN105068963A | 公开（公告）日： | 2015-11-18 |
| 发明（设计）人： | 郝伟 | 申请（专利权）人： | 北京兆易创新科技股份有限公司 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 北京品源专利代理有限公司 11332 | 代理人： | 胡彬;邓猛烈 |
| 地址： | 100083 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种串行收发控制电路。所述电路包括：时钟产生模块；焊盘模块；双路选择模块，分别与所述主机时钟信号及所述外部时钟信号连接，用于根据所述输出使能信号从所述主机时钟信号及所述外部时钟信号中选择一路信号，作为所述串行外围接口的复用时钟信号；收发控制模块，用于根据所述配置信号控制数据的接收或者发送；以及收发寄存模块，用于寄存收发的数据。本发明实施例提供的串行收发控制电路及方法使在主机模式和从机模式下接口电路复用相同的时钟信号，降低了芯片所占用的面积。 | ||
| 搜索关键词： | 串行 收发 控制电路 方法 | ||
【主权项】：
一种串行收发控制电路，其特征在于，包括：时钟产生模块，用于根据配置信号产生主机时钟信号，所述主机时钟信号是在主机模式下，向从机输出的时钟信号；焊盘模块，其与时钟输入输出接口连接，接收所述时钟产生模块产生的主机时钟信号，以及输出使能信号，用于在主机模式下通过所述时钟输入输出接口向从机输出所述主机时钟信号，以及在从机模式下通过所述时钟输入输出接口从主机接收外部时钟信号；双路选择模块，分别接收所述主机时钟信号及所述外部时钟信号，用于根据所述输出使能信号从所述主机时钟信号及所述外部时钟信号中选择一路信号，作为串行外围接口SPI的复用时钟信号；收发控制模块，接收所述复用时钟信号，用于根据所述配置信号控制数据的接收或者发送；收发寄存模块，接收所述复用时钟信号，并与数据输入接口及数据输出接口连接，用于在所述收发控制模块的控制下寄存通过所述数据输入接口接收到的或者需要通过所述数据输出接口发送的数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京兆易创新科技股份有限公司，未经北京兆易创新科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510441126.7/，转载请声明来源钻瓜专利网。
