[发明专利]一种抗辐射容错存储单元的制备方法

摘要

本发明属于集成电路领域，涉及一种由相互绞合连接的四个反相器构成的抗辐射存储单元，其中每两个反相器构成一个锁存器，当一个存储节点值因辐射发生错误时，一个类似反相器的电路会保证存储单元输出仍然维持原来的正确值，而且相互绞合连接的其它存储节点在辐射效应消失后，会驱动发生错误的存储节点恢复原来的正确值，从而使该存储单元具有抗辐射容错特性。本发明的抗辐射容错存储单元与三模冗余方案的错误发生次数都较少而且相当，它们的抗辐射能力接近，但本发明的面积和功耗比三模冗余方案的面积和功耗小的比较多。

主权项

1.一种抗辐射容错存储单元的电路设计方法，其特征在于，其包括下述步骤：步骤1：采用传统集成电路设计方法设计抗辐射容错存储单元电路，其包括：按含有4个反相器INV1‑INV4，INV1由PMOS管P1和NMOS管N3构成，INV2由PMOS管P2和NMOS管N4构成，INV3由PMOS管P3和NMOS管N7构成，INV4由PMOS管P5和NMOS管N6构成的电路结构上，设计抗辐射存储单元电路，其中，所述的反相器中PMOS管栅极与NMOS管栅极数值如果相同，则输出相反值，如果不同，则输出以前值；如果m2和m4持相同值，则m1和m3都输出相反值，如果m2和m4持不同值，则m1和m3都维持以前值；如果m1和m3持相同值，则m2和m4都输出相反值，如果m1和m3持不同值，则m2和m4都维持以前值；所述的PMOS管P3、P4与NMOS管N5、N6还构成一个类似反相器的电路，如果PMOS管P3、P4的栅极m1值与NMOS管N5、N6的栅极m3值相同，则存储单元输出端Out输出相反值，如果不同，则存储单元输出端Out输出以前值；所述的反相器INV1与INV3构成一个锁存器，m1与m2是存储节点；所述的反相器INV2与INV4构成一个锁存器，m3与m4是存储节点；步骤2：对包括：写入数据、稳定存储数据的两种模式的存储单元的写入控制信号WR进行操作，使数据能写入该存储单元，并使该存储单元具有抗辐射容错特性，其中，所述的存储单元如果在写入数据模式下，设置写入控制信号WR值为1，输入端Data上的数据同时写入存储节点m1与m3，存储节点m2与m4值为输入端Data值的相反值，存储单元输出端Out值也为输入端Data值的相反值；所述的存储单元如果在稳定存储数据模式下，设置写入控制信号WR值为0，存储节点m1与m2以及存储节点m3与m4会稳定存储数据，其中，存储节点m1与m3值相同，存储节点m2与m4值相同，如果存储节点m1、m2、m3、m4中任何一个节点值因辐射发生暂时变化，其余存储节点值和存储单元输出端Out值不会变化，维持原来的正确值，待辐射效应消失后，因辐射出现错误值的存储节点会恢复原来的正确值；。如果存储单元输出端Out值因辐射发生暂时变化，存储节点m1、m2、m3、m4值不会变化，维持原来的正确值，待辐射效应消失后，存储单元输出端Out会恢复原来的正确值。