[发明专利]一种外围总线APB总线桥

摘要

本发明实施例公开了一种外围总线APB总线桥，设置在互联矩阵与从设备之间，第一时钟与第二时钟为同步时钟，且频率比为正整数N，当主设备通过互联矩阵上工作在第一时钟的APB接口经由APB总线桥对工作在第二时钟上的从设备进行读/写操作时，由于设置了置起间隔为N个第一时钟周期，有效时间为1个第一时钟周期的时钟使能信号，APB总线桥中的APB请求缓存模块与APB请求输出模块之间的寄存器到寄存器的时序路径长度保持为一个第二时钟周期，即N个第一时钟周期，这样，该时序路径就为多周期路径，降低了后端的实现难度，且使得APB总线桥能够在时钟频率比为任意整数的两个同步时钟之间进行转换，提高了前端的设计效率。

主权项

1.一种外围总线APB总线桥，其特征在于，所述APB总线桥设置在互联矩阵与从设备之间，主设备能够通过所述互联矩阵上的工作在第一时钟的APB接口经由所述APB总线桥对工作在第二时钟上的所述从设备进行读/写操作，所述第一时钟与所述第二时钟为同步时钟，且频率比为N，N为正整数；所述APB总线桥包括：APB请求缓存模块、APB请求输出模块、APB响应缓存模块及APB响应输出模块；其中，所述APB请求缓存模块，用于基于时钟使能信号，分别对输入的第一时钟侧的APB读/写请求信号、第一时钟侧的片选信号及第一时钟侧的使能信号在第一时钟上进行缓存，输出缓存后的第一时钟侧的APB读/写请求信号、缓存后的第一时钟侧的片选信号及缓存后的第一时钟侧的使能信号，其中，所述第一时钟侧的APB读/写请求信号、所述第一时钟侧的片选信号及所述第一时钟侧的使能信号是由所述互联矩阵传递过来的，所述时钟使能信号的置起间隔为N个第一时钟周期，且有效时间为一个第一时钟周期，用于控制所述APB请求缓存模块与所述APB请求输出模块之间的寄存器到寄存器的时序路径长度保持为一个第二时钟周期；所述APB请求输出模块，用于分别对输入的所述缓存后的第一时钟侧的APB读/写请求信号、所述缓存后的第一时钟侧的片选信号及所述缓存后的第一时钟侧的使能信号在第二时钟上进行缓存，输出第二时钟侧的APB读/写请求信号、第二时钟侧的片选信号及第二时钟侧的使能信号，其中，所述第二时钟侧的APB读/写请求信号用于指示所述从设备进行读/写操作；所述APB响应缓存模块，用于对输入的第二时钟侧的准备指示信号在所述第二时钟上进行缓存，输出缓存后的第二时钟侧的准备指示信号；所述APB响应输出模块，用于对输入的所述缓存后的第二时钟侧的准备指示信号在所述第一时钟上进行缓存，输出第一时钟侧的准备指示信号，其中，所述第一时钟侧的准备指示信号用于指示所述主设备完成对所述从设备的读/写操作。