[发明专利]用于高密度集成电路设计的半导体器件及其制备方法

摘要

本发明涉及一种用于高密度集成电路设计的半导体器件及其制备方法。本发明在多层半导体层上刻蚀多层鳍结构。该多层鳍结构包括至少两个半导体层；各半导体层之间通过第二绝缘层隔离，各半导体层包括源区、漏区及沟道区。最后在多层鳍结构表面形成栅极层。多层鳍结构中的每个半导体层的源区、漏区及沟道区与该多层鳍结构表面的栅极层都将形成一个鳍式场效应晶体管，从而形成多个垂直堆叠且共享该栅极层的鳍式场效应晶体管。该半导体器件具有3D结构，且具有与传统的平面场效应晶体管类似的版图和构造，易于与传统的平面场效应晶体管制造工艺集成，可用于实现高度集成和紧凑的3D电路，为高性能、等比例缩小能力强的3D集成电路提供了基石。

主权项

一种用于高密度集成电路设计的半导体器件，其特征在于，在第一方向上包括衬底层、在所述衬底层上形成的第一绝缘层以及在所述第一绝缘层上形成的多层鳍结构；所述多层鳍结构包括至少两个半导体层，各半导体层之间通过第二绝缘层隔离；各半导体层包括源区、漏区以及连接所述源区与漏区的沟道区；各半导体层的源区、漏区及沟道区的位置分别在第一方向上对应；所述多层鳍结构的与所述沟道区对应的表面形成有栅电介质层；所述栅电介质层的表面形成有栅极层。