[发明专利]非易失性存储器及其列解码器有效
| 申请号： | 201510132987.7 | 申请日： | 2015-03-25 |
| 公开（公告）号： | CN105321570B | 公开（公告）日： | 2019-06-21 |
| 发明（设计）人： | 赖子能;黄志豪 | 申请（专利权）人： | 力旺电子股份有限公司 |
| 主分类号： | G11C16/26 | 分类号： | G11C16/26;G11C16/10 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 王珊珊 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种非易失性存储器及其列解码器。该列解码器包括存储器阵列、行解码器、列解码器、写入缓冲器以及感测电路。列解码器包括一编程用解码器以及一读取用解码器。编程用解码器连接至存储器阵列的n条位线。读取用解码器连接至存储器阵列的n条位线。在编程周期时，编程用控制信号组动作并使得编程用解码决定选定记忆胞，且选定记忆胞产生的记忆胞电流经由编程用解码器与编程用数据线流向写入缓冲器。另外，在读取周期时，读取用控制信号组动作并使得读取用解码器决定选定记忆胞，且选定记忆胞产生的记忆胞电流经由读取用解码器与读取用数据线流向感测电路。 | ||
| 搜索关键词： | 解码器 读取 记忆胞 列解码器 编程 存储器阵列 非易失性存储器 控制信号组 写入缓冲器 感测电路 数据线 位线 编程周期 读取周期 行解码器 解码 | ||
【主权项】：
1.一种非易失性存储器，包括：存储器阵列，具有m×n个记忆胞，且该存储器阵列连接至m条字线与n条位线；行解码器，连接至该m条字线，其中该行解码器驱动该m条字线其中之一，用以决定一选定行，且该选定行所连接的n个记忆胞皆对应地连接该n条位线；列解码器，包括一编程用解码器连接至该n条位线以及一读取用解码器连接至该n条位线，其中该编程用解码器受控于编程用控制信号组，该读取用解码器受控于读取用控制信号组；写入缓冲器，经由编程用数据线连接至该编程用解码器；以及感测电路，经由读取用数据线连接至该读取用解码器；其中，该编程用控制信号组包括n个编程用控制信号，且该编程用解码器包括：n个第一开关晶体管，该n个第一开关晶体管的第一端连接至对应的n条位线；该n个第一开关晶体管的第二端连接至该编程用数据线；该n个第一开关晶体管的控制端连接至对应的n个编程用控制信号；其中，在编程周期时，该读取用控制信号组不动作且该编程用控制信号组控制编程用解码器中的n个第一开关晶体管其中之一为闭路状态，而其他的第一开关晶体管为开路状态，使得该编程用解码器由该选定行中决定一选定记忆胞，且该选定记忆胞产生的记忆胞电流经由该编程用解码器与该编程用数据线流向该写入缓冲器；其中，在读取周期时，该编程用控制信号组不动作且该读取用控制信号组动作，使得该读取用解码器由该选定行中决定该选定记忆胞，且该选定记忆胞产生的该记忆胞电流经由该读取用解码器与该读取用数据线流向该感测电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于力旺电子股份有限公司，未经力旺电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510132987.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种网页的显示方法和装置
- 下一篇：一种基于蛋白质可逆固定的两步酶解鉴定方法
