[发明专利]一种降低栅电阻的方法

摘要

本发明提供了一种减小栅电阻的方法，应用于NAND FLASH通过湿法刻蚀和干法刻蚀工艺来将控制栅的多晶硅暴露出来，然后再采用自对准工艺在控制栅内形成金属硅化物，从而降低栅电阻，进而提高Flash器件编程(写)操作能力和效率，提高单元区的循环性能，并改善RC(resistance capacitance)延迟，提升Flash的器件性能；本发明制程变动小，实现性较强。

主权项

一种降低栅电阻的方法，其特征在于，包括如下步骤：步骤S1：提供一具有衬底的半导体结构，且该衬底上设置有单元器件区和外围电路区；位于所述单元器件区的衬底上设置有第一堆叠栅，位于所述外围电路区的衬底上设置有第二堆叠栅和第三堆叠栅，所述第一堆叠栅、第二堆叠栅和第三堆叠栅的顶部均设置有一顶部多晶硅层，所述单元器件区和外围电路区中填充氧化物，且该氧化物的表面覆盖有一掩膜层；步骤S2：沉积一层层间介质层覆盖在所述掩膜层的上表面后，采用第一刻蚀工艺去除部分所述介质层，以暴露所述掩膜层部分的上表面；步骤S3：继续采用第二刻蚀工艺刻蚀剩余的层间介质层、掩膜层和氧化物，暴露出所述第一堆叠栅、第二堆叠栅和第三堆叠栅的顶部多晶硅层的上表面及部分侧壁；步骤S4：采用自对准工艺在暴露的顶部多晶硅层中形成金属硅化物层，并移除未反应的金属层。