[发明专利]一种半导体器件的制造方法和电子装置有效
申请号: | 201510053282.6 | 申请日: | 2015-02-02 |
公开(公告)号: | CN105990236B | 公开(公告)日: | 2020-03-10 |
发明(设计)人: | 王新鹏 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/28 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 董巍;高伟 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体器件的制造方法和电子装置,涉及半导体技术领域。该方法包括:步骤S101:在半导体衬底上形成包括伪栅极、附加层及图形化的硬掩膜层的伪栅极结构;步骤S102:在伪栅极结构的两侧形成偏移侧壁层及主侧壁层;步骤S103:形成接触孔刻蚀阻挡层和层间介电层,通过CMP去除层间介电层高于附加层的部分以及硬掩膜层,并去除附加层;步骤S104:通过刻蚀在伪栅极的上方形成倒梯形开口;步骤S105:去除伪栅极,通过倒梯形开口在伪栅极原来的位置填充栅极材料并进行CMP以形成金属栅极。该方法由于包括在伪栅极上方形成倒梯形开口的步骤,因此可以避免金属栅极内出现空洞。本发明的电子装置包括根据上述方法制得的半导体器件,同样具有上述优点。 | ||
搜索关键词: | 一种 半导体器件 制造 方法 电子 装置 | ||
【主权项】:
一种半导体器件的制造方法,其特征在于,所述方法包括:步骤S101:提供半导体衬底(100),在所述半导体衬底上形成包括伪栅极(101)、附加层(102)以及图形化的硬掩膜层(103)的伪栅极结构;步骤S102:在所述伪栅极结构的两侧形成偏移侧壁层(104)以及位于所述偏移侧壁层的外侧的主侧壁层(105);步骤S103:在所述半导体衬底上形成接触孔刻蚀阻挡层(107)和层间介电层(108),通过CMP去除所述层间介电层高于所述附加层的部分以及所述硬掩膜层,并通过刻蚀去除所述附加层;步骤S104:通过刻蚀在所述伪栅极的上方形成倒梯形开口(200);步骤S105:去除所述伪栅极,通过所述倒梯形开口在所述伪栅极原来的位置填充栅极材料并进行CMP以形成金属栅极(109)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510053282.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种可倾斜的建筑支撑架
- 下一篇:一种H运转支撑
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造