[发明专利]高电压晶体管和低电压非平面晶体管的单片集成有效
| 申请号： | 201480079089.3 | 申请日： | 2014-06-20 |
| 公开（公告）号： | CN106463533B | 公开（公告）日： | 2021-09-28 |
| 发明（设计）人： | K·弗阿;N·尼迪;C-H·简;T·张 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/335 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 陈松涛;王英 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 跨多个非平面半导体主体的高电压晶体管(例如，鳍状物或纳米线)利用个体的非平面半导体主体与非平面晶体管单片地集成。非平面FET可以用于IC内的低电压CMOS逻辑电路，而高电压晶体管可以用于在IC内的高电压电路。栅极叠置体可以设置在将一对鳍状物分隔开的高电压沟道区之上，所述鳍状物中的每个鳍状物用作高电压器件的源极/漏极的部分。高电压沟道区可以是相对于鳍状物凹进的衬底的平面长度。高电压栅极叠置体可以使用包围鳍状物的隔离电介质作为厚栅极电介质。高电压晶体管可以包括被形成到衬底中的由高电压栅极叠置体分隔开的一对掺杂阱，一个或多个鳍状物被包含在每个阱内。 | ||
| 搜索关键词： | 电压 晶体管 平面 单片 集成 | ||
【主权项】：
一种集成电路(IC)结构，包括：设置在所述衬底的第一区之上的高电压FET，其中，所述高电压FET包括：一对非平面半导体主体，所述主体中的每个主体从所述衬底中的掺杂阱延伸，并且具有沟道区，所述沟道区位于所述一对非平面半导体主体之间并且将所述掺杂阱分隔开；源极区，所述源极区位于所述非平面半导体主体中的第一非平面半导体主体中；漏极区，所述漏极区位于所述非平面半导体主体中的第二非平面半导体主体中；以及栅极叠置体，所述栅极叠置体设置在沟道区之上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480079089.3/，转载请声明来源钻瓜专利网。
- 上一篇：用于高电压场效应晶体管的扩展漏极结构
- 下一篇：用于形成垂直晶体管架构的技术
- 同类专利
- 专利分类
