[发明专利]用于源极/漏极外延控制的经改进硬掩模

摘要

在所描述的实例中，集成电路(100)经形成以包含具有第一极性的第一MOS晶体管(104)，及具有第二、相反极性的第二MOS晶体管(106)。在所述第一MOS晶体管(104)及所述第二MOS晶体管(106)上方形成硅掺杂的氮化硼层(136)。将所述硅掺杂的氮化硼层(136)从所述第一MOS晶体管(104)上方移除。邻近所述第一MOS晶体管(104)的间隔片(146)而形成外延源极及漏极区域(156)。

主权项

一种形成集成电路的方法，所述方法包括：提供包含半导体的衬底；在所述衬底上形成具有第一极性的第一金属氧化物半导体MOS晶体管；在所述衬底上形成具有第二、相反极性的第二MOS晶体管；在所述第一MOS晶体管及所述第二MOS晶体管上方形成硅掺杂的氮化硼层，所述硅掺杂的氮化硼层具有1原子百分比到30原子百分比的硅；将所述硅掺杂的氮化硼层从所述第一MOS晶体管上方移除；以及在所述衬底上邻近所述第一MOS晶体管的源极/漏极S/D间隔片处形成外延源极及漏极区域，所述S/D间隔片安置在所述第一MOS晶体管的栅极的横向表面上。