[发明专利]制造F-RAM的方法在审
| 申请号： | 201480034108.0 | 申请日： | 2014-06-04 |
| 公开（公告）号： | CN105308737A | 公开（公告）日： | 2016-02-03 |
| 发明（设计）人： | 孙山;克里希纳斯瓦米·库马尔;汤姆·E·达文波特 | 申请（专利权）人： | 赛普拉斯半导体公司 |
| 主分类号： | H01L21/8242 | 分类号： | H01L21/8242 |
| 代理公司： | 北京安信方达知识产权代理有限公司 11262 | 代理人： | 张瑞;郑霞 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 包括互补金属-氧化物-半导体晶体管和嵌入的铁电电容器的非易失性存储器单元以及形成相同器件的方法被描述。在一个实施例中，所述方法包括在基底的表面上形成栅级，其包括MOS晶体管的栅堆叠、覆盖在所述MOS晶体管上的第一介电层和通过所述第一介电层从其顶表面延伸到所述MOS晶体管的扩散区的第一触点。局部互连(LI)层被沉积在所述第一介电层的所述顶表面和所述第一触点上方，包括底部电极、顶部电极和二者之间的铁电层的铁堆叠被沉积在所述LI层上方，介电层且所述铁堆叠和所述LI层被图案化以形成铁电电容器和LI，所述底部电极通过LI被电耦合到所述MOS晶体管的所述扩散区。 | ||
| 搜索关键词： | 制造 ram 方法 | ||
【主权项】：
一种方法，包括：在基底的表面上形成栅级，所述栅级包括金属‑氧化物‑半导体(MOS)晶体管的栅堆叠、上覆于所述MOS晶体管的第一介电层和通过所述第一介电层从其顶表面延伸到在所述基底中的所述MOS晶体管的扩散区的第一触点；在所述第一介电层的所述顶表面和所述第一触点上沉积局部互连(LI)层；在所述LI层上方沉积铁堆叠，所述铁堆叠包括底部电极、顶部电极和这两者之间的铁电层，所述底部电极电耦合到所述LI层；以及图案化所述铁堆叠和所述LI层以形成铁电电容器和LI，通过所述LI所述底部电极被电耦合到所述MOS晶体管的所述扩散区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛普拉斯半导体公司，未经赛普拉斯半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480034108.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
