[实用新型]基于以太网总线的多异步数据口并行测试卡

摘要

本实用新型公开了一种基于以太网总线的多异步数据口并行测试卡。其构成包括以太网控制器、以太网变压器、FPGA、接口电平转换芯片、电源电路。本实用新型有益技术效果是：通过采用FPGA芯片实现了多路异步数据口的误码测试；用户可以通过计算机虚拟仪器界面实现对多路异步数据口测试参数的同时设置；在测试过程中随时插入误码，校验测试过程中的线路状态；控制方式采用计算机虚拟仪器界面控制、结构形式采用3U标准CPCI板卡结构，方便的集成于计算机测试系统中，实现自动化测试和远程测试。

主权项

一种基于以太网总线的多异步数据口并行测试卡，其特征在于：它包括：以太网控制器（1）、以太网变压器（2）、FPGA芯片（3）、接口电平转换芯片（4）、电源电路（5）；所述以太网控制器（1）采用LXT971ALE芯片，支持10Base5、10Base2、10BaseT、100BASE‑X、100BASE‑TX、100BASE‑FX，并能自动检测所连接的介质；所述以太网变压器（2）采用TRC1183NLE，主要完成信号传输、阻抗匹配、波形修复、信号杂波抑制和高电压隔离；所述FPGA芯片（3）包括以太网接口模块（3.1）、测试数据发送模块（3.2）、测试数据接收模块（3.3）、RAM块（3.4）、PPC405硬核（3.5）；所述以太网接口模块（3.1）包含MII管理模块（3.1.1）、数据发送模块（3.1.2）、数据接收模块（3.1.3）、控制模块(3.1.4)、以太网模块接口(3.1.5)；所述MII管理模块（3.1.1）可提供一个与媒体无关的接口，用来连接外部的以太网控制芯片LXT971ALE；所述数据发送模块(3.1.2)完成所有与发送数据相关的操作，包括产生报头、添加CRC校验序列；所述数据接收模块（3.1.3）完成所有与接收数据相关的操作，包括取出报头、CRC校验；所述测试数据发送模块（3.2）包含码型/速率控制模块（3.2.1）、伪随机码产生模块（3.2.2）、数据格式封装模块（3.2.3）、发送控制模块（3.2.4）、测试数据发送模块接口（3.2.5）；所述伪随机码产生模块（3.2.2）采用m序列，其实现方式为序列输出与反馈级模二加后作为序列输入；所述数据格式封装模块（3.2.3）主要完成异步数据口开始位、有效数据位、异步数据口格式校验位、异步数据口停止位的组装，开始位为1位数据宽度的低电平，有效数据位包含6、7、8位，格式校验位包括奇校验、偶检验、无校验，停止位包括1位、1.5位、2位；所述发送控制模块（3.2.4）主要完成封装后的异步数据发送，发送时钟为16倍异步数据口速率；所述测试数据接收模块（3.3）包含码型/速率控制模块（3.3.1）、本地伪随机码产生模块（3.3.2）、同步检测/误码统计模块（3.3.3）、数据格式解封模块（3.3.4）、接收控制模块（3.3.5）、测试数据接收模块接口（3.3.6）；所述PPC405硬核（3.5）同时扫描并处理8通道外设信息；所述接口电平转换芯片（4）采用MAX3232E，完成TTL电平与RS232电平之间转换；所述电源电路（5）采用DC‑DC转换器LTC3417，完成+5V电源与+3.3V、+2.5V、+1.2V电源的转换。