[实用新型]一种分数阶微分非线性系统随机数字信号发生器

摘要

本实用新型公开了一种分数阶微分非线性系统随机数字信号发生器，包括第一级电路、第二级电路、第三级电路和电压比较器电路，第一级电路、第二级电路和第三级电路中每一级包括依次连接的加法器、分数阶单元电路和放大电路；分数阶单元电路实现信号的分数阶微分，第二级电路和第三级电路还包括与加法器连接的乘法器；第一级电路、第二级电路和第三级电路中任意两级电路的输出端与第三级的输入端相连，每一级电路的输出端都连接有电压比较器电路。本实用新型所产生的数字信号随机性强、保密性强、相关特性优越、数量极大、对初始状态具有敏感依赖性，应用于通信保密及其他相关领域，具有更高的安全性。

主权项

一种分数阶微分非线性系统随机数字信号发生器，其特征在于包括第一级电路、第二级电路、第三级电路和电压比较器电路，所述第一级电路包括第一加法运算器、第一分数阶单元电路和第一比例放大电路，第二级电路包括第一乘法器、第二加法运算器、第二分数阶单元电路和第二比例放大电路，第三级电路包括第二乘法器、第三加法运算器、第三分数阶单元电路和第三比例放大电路，所述电压比较器电路包括第一电压比较器电路、第二电压比较器电路和第三电压比较器电路；所述第一加法运算器包括电阻R1、电阻R5、电阻R6和运算放大器U1，电阻R1、电阻R5和电阻R6的一端分别与运算放大器U1的反相输入端相连，电阻R6的另一端与运算放大器U1的输出端相连；所述第一分数阶单元电路包括电阻R7、运算放大器U2、电阻R10、电阻R11、电阻R12、电容C7、电容C8和电容C9，所述运算放大器U1的输出端与电阻R7的一端相连，所述运算放大器U2的反相输入端与电阻R7的另一端相连，运算放大器U2的反相输入端与输出端间并联有电容C7和电阻R10，电容C8和电阻R11串联后与电容C7并联，电容C9和电阻R12串联后与电容C7并联；所述第一分数阶单元电路的输出端与第一比例放大电路的输入端相连，第一比例放大电路的输出端与第一电压比较器电路的输入端相连；所述第一乘法器设有输入端X11、输入端X12、输入端Y11、输入端Y12、输出端W1、输出端Z1以及电源端，输入端X12、输入端Y12以及输出端Z1接地，所述第一比例放大电路的输出端与第一乘法器的输入端X11相连；所述第二加法运算器包括电阻R2、电阻R13、电阻R14、电阻R15和运算放大器U4，电阻R2、电阻R13和电阻R14的一端分别与运算放大器U4的反相输入端相连，电阻R2的另一端与电阻R1的另一端相连，同时与第一比例放大电路的输出端相连，电阻R13的另一端与电阻R5的另一端相连，电阻R14的另一端与第一乘法器的输出端W1相连，电阻R15的两端分别与运算放大器U4的反相输入端和输出端相连；所述第二分数阶单元电路包括电阻R16、运算放大器U5、电阻R25、电阻R26、电阻R27、电容C1、电容C2和电容C3，所述运算放大器U4的输出端与电阻R16的一端相连，所述运算放大器U5的反相输入端与电阻R16的另一端相连，运算放大器U5的反相输入端与输出端间并联有电容C1和电阻R25，电容C2和电阻R26串联后与电容C1并联，电容C3和电阻R27串联后与电容C1并联；所述第二分数阶单元电路的输出端与第二比例放大电路的输入端相连，第二比例放大电路的输出端与第二电压比较器电路的输入端相连；第二乘法器设有输入端X21、输入端X22、输入端Y21、输入端Y22、输出端W2、输出端Z2以及电源端，输入端X22、输入端Y22以及输出端Z2接地，所述第一比例放大电路的输出端与第二乘法器的输入端X21相连，第二比例放大电路的输出端、R13的另一端分别与第二乘法器的输入端Y21相连；所述第三加法运算器包括电阻R19、电阻R20、电阻R21和运算放大器U7，电阻R19和电阻R20的一端分别与运算放大器U7的反相输入端相连，电阻R19的另一端与第二乘法器的输出端W2相连，电阻R20的另一端与第一乘法器的输入端Y11相连，电阻R21的两端分别与运算放大器U7的反相输入端和输出端相连；所述第三分数阶单元电路包括电阻R22、运算放大器U8、电阻R28、电阻R29、电阻R30、电容C4、电容C5和电容C6，所述运算放大器U7的输出端与电阻R22的一端相连，所述运算放大器U8的反相输入端与电阻R22的另一端相连，运算放大器U8的反相输入端与输出端间并联有电容C4和电阻R28，电容C5和电阻R29串联后与电容C4并联，电容C6和电阻R30串联后与电容C4并联；所述第三分数阶单元电路的输出端与第三比例放大电路的输入端相连，第三比例放大电路的输出端与第三电压比较器电路的输入端相连；第三比例放大电路的输出端与第一乘法器的输入端Y11相连；电路中所有运算放大器的同相输入端均接地。