[发明专利]一种时钟信号输出方法和电路有效

专利信息
申请号: 201410736566.0 申请日: 2014-12-04
公开(公告)号: CN104378108B 公开(公告)日: 2017-10-03
发明(设计)人: 陶成;陈俊;苏进;夏洪锋;任殿升;刘志明;陈晓飞;陈峰 申请(专利权)人: 龙迅半导体(合肥)股份有限公司
主分类号: H03L7/08 分类号: H03L7/08
代理公司: 北京集佳知识产权代理有限公司11227 代理人: 王宝筠
地址: 230601 安徽省合*** 国省代码: 安徽;34
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请公开了一种时钟信号输出方法,包括依据三角波信号对锁相环参数的小数部分进行展频;将所述锁相环的小数部分进行展频后得到的进位与所述锁相环的整数部分叠加;将展频后的锁相环的小数部分与叠加后的整数部分相叠加,得到倍频参数;依据倍频参数对所述参考时钟进行倍频,输出时钟信号。该方法通过采用三角波信号对所述锁相环参数的小数部分进行展频,展频后的锁相环参数的小数部分不再是一个固定的值,而是一个呈三角线性变化的值,因此,输出的时钟信号的能量输出也就不在单一的频率上,而是均匀的分配到一个微小的范围的频率上,那么每个频率的能量值就很低,因此降低了EMI干扰。
搜索关键词: 一种 时钟 信号 输出 方法 电路
【主权项】:
一种时钟信号输出方法,其特征在于,包括:获取锁相环参数、参考时钟和三角波信号,所述锁相环参数包括整数部分和小数部分;依据三角波信号对所述锁相环参数的小数部分进行展频,使得 锁相环参数的小数部分呈三角波变化;将所述锁相环的小数部分进行展频后得到的进位与所述锁相环的整数部分叠加;将展频后得到的锁相环的小数部分与叠加后的整数部分相叠加,得到倍频参数;依据所述倍频参数对所述参考时钟进行倍频,输出时钟信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于龙迅半导体(合肥)股份有限公司,未经龙迅半导体(合肥)股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410736566.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top