[发明专利]用于在功率选通事件之后恢复数据阵列的多核装置和方法

摘要

提供了一种包括熔丝阵列和多个核心的装置。熔丝阵列利用压缩的数据来编程。多个核心中的每一个在上电/重置之后访问熔丝阵列，以读取和解压缩压缩的数据，并且在耦合到多个核心中的每一个的存储装置中存储用于在多个核心中的每一个内的一个或者多个高速缓存存储器的解压缩的数据集合。多个核心中的每一个具有重置逻辑和睡眠逻辑。重置逻辑采用解压缩的数据集合来在上电/重置之后初始化一个或者多个高速缓存存储器。睡眠逻辑确定在功率选通事件之后恢复功率，并且随后访问存储装置，以检索和采用解压缩的数据集合，来在功率选通事件之后初始化一个或者多个高速缓存存储器。

主权项

1.一种用于向集成电路提供配置数据的装置，所述装置包括：布置在管芯上的半导体熔丝阵列，向其中编程压缩的配置数据；布置在所述管芯上的多个核心，其中，所述多个核心中的每一个被耦合到一同步总线，所述多个核心中的每一个被耦合到所述半导体熔丝阵列，并且其中，所述多个核心中被功率选通的一个核心被配置为：在上电/重置之后访问所述半导体熔丝阵列以对用于所述多个核心的压缩的配置数据进行读取和解压缩，在功率选通条件下减小由所述多个核心中的每一个对所述半导体熔丝阵列的访问的数量；以及在耦合到所述多个核心的所述每一个的存储装置中存储用于在所述多个核心的所述每一个内的一个或者多个高速缓存存储器的解压缩的配置数据集合，所述多个核心的所述每一个包括：重置逻辑，其被配置为采用解压缩的配置数据集合，以在上电/重置之后初始化所述一个或者多个高速缓存存储器；以及睡眠逻辑，其被配置为确定在功率选通事件之后恢复功率，并且被配置为随后访问所述存储装置，以检索和采用所述解压缩的配置数据集合，来在所述功率选通事件之后初始化所述一个或者多个高速缓存存储器，其中如果配置数据指示所述多个核心中的一个核心是从核心，则作为重置过程的一部分，所述从核心等待直到在所述同步总线上出现指示用于所述多个核心中的每个核心的解压缩的配置数据已经被从所述半导体熔丝阵列中读取并且已经被存储到所述存储装置内的信号为止。