[发明专利]一种智能视频安防系统及其信号处理方法

摘要

本发明提供一种智能视频安防系统及其信号处理方法。该系统包括视频分析前端以及中心视频服务器。视频分析前端包括视频输入接口，用于将高速SDI视频信号解串为符合BT.656标准的数字视频流信号；控制模块，用于对数字视频流信号进行预处理和视频行为分析，并输出IP视频流信号；以及视频输出接口，用于将IP视频流信号传送至中心视频服务器。与现有技术相比，本发明能有效地针对实时高清视频实现多目标、多规则同时进行视频行为分析。此外，本发明除了利用FPGA的并行处理特性外，将算法的实现大量使用流水线操作，并采取面积换取速度的方式来提高处理的数据吞吐率。

主权项

一种基于FPGA‑SOC的智能视频安防系统，其特征在于，所述智能视频安防系统包括视频分析前端以及中心视频服务器，其中，所述视频分析前端包括：视频输入接口，用于将高速SDI视频信号解串为符合BT.656标准的数字视频流信号；控制模块，包括FPGA‑SOC芯片，所述控制模块与所述视频输入接口相耦接，用于对所述数字视频流信号进行预处理和视频行为分析，并输出处理后的标准的IP视频流信号；视频输出接口，与所述控制模块相耦接，用于将所述IP视频流信号传送至所述中心视频服务器，其中，所述中心视频服务器用于接收所述IP视频流信号，配置所述视频分析前端的视频分析规则，以及监控所述视频分析前端处理后的综合视频流；所述FPGA‑SOC芯片还包括逻辑模块以及处理模块，所述逻辑模块用于接收所述数字视频流信号，并对所述数字视频流信号进行视频图像预处理和视频行为分析，并将处理后的视频数据存入系统的存储器，其中，所述逻辑模块具有视频图像预处理单元、视频分析单元、视频压缩单元、第二存储器控制器以及多个VDMA IP核，其中，所述视频图像预处理单元经由第一VDMA IP核耦接至第一存储器控制器，所述视频分析单元耦接至所述视频图像预处理单元且经由第二VDMA IP核耦接至所述第一存储器控制器，所述视频压缩单元耦接至所述视频图像预处理单元且经由第三VDMA IP核耦接至所述第一存储器控制器；其中所述视频图像预处理单元对所接收的视频流进行图像色彩空间转换、图像增强滤波、电子稳像、噪声滤波、图像灰值处理和/或二值化处理；所述视频分析单元对经过预处理后的数字视频通过智能视觉算法进行多视频行为规则并行处理；所述视频压缩单元对包含有处理结果的视频流进行H.264压缩；所述处理模块从所述存储器读取所述处理后的视频数据，对其进行运动轨迹提取和判断，并通过比较运动目标轨迹与已配置的视频分析规则来判断运动行为的合法性，进而将最终的IP视频流信号通过网络发送给所述中心视频服务器；所述处理模块具有ARM处理器、DMA控制器、第一存储器控制器、中断控制器以及外围接口模块，所述ARM处理器分别与所述中断控制器和所述第一存储器控制器相耦接，所述外围接口模块与所述DMA控制器和所述中断控制器相耦接。