[发明专利]一种快速低开销峰值检测电路

摘要

本发明公开了一种快速低开销峰值检测电路。相对于传统的峰值检测电路，本发明主要进行了以下改进：第一，去掉传统峰值检测电路中的充放电电容，使得峰值检测结果更加快速且大大降低了芯片面积开销；第二，巧妙采用了PMOS管作为四路正交信号输入管，并使输入管直流状态为亚导通，利用四路正交信号瞬时电压对PMOS管导通能力的不同得到比较电压并与阈值电压比较，最终得出检测结果。本发明具有快速获取检测结果，低开销，低功耗，便于集成的优点。

主权项

一种快速低开销峰值检测电路，其特征在于，所述电路结构包括高低阈值电压产生电路，峰值比较电压产生电路以及峰值检测输出电路三个部分，电路由尾电流源I_B提供偏置电流，通过PMOS管(P1)按照1:1:1:1:2的比例分别镜像到PMOS电流源管(P2)，PMOS电流源管(P3)，PMOS电流源管(P4)，PMOS电流源管(P5)，PMOS管(P2)的漏端接第一电阻(R1)的一端，第一电阻(R1)的另一端与可变电阻(Rs)串联，可变电阻(Rs)的另一端与第二电阻(R2)串联，第二电阻(R2)的另一端接地，PMOS管(P2)的漏端产生直流电压(V_G)，(V_G)作为直流偏置电压分别接PMOS管(P7)的栅端，PMOS管(P8)的栅端，PMOS管(P10)的栅端，PMOS管(P11)的栅端，PMOS管(P12)的栅端，PMOS管(P13)的栅端为其提供直流偏置，串联可变电阻(Rs)的两端可以根据需要产生一个高电压(V1)和一个低电压(V2)，高电压(V1)接到PMOS管(P9)的栅端，PMOS管(P9)的漏端接地，PMOS管(P9)的源端与PMOS电流源管(P4)的漏端相接，同时，还与PMOS管(P8)的源端相接，产生高阈值电压(V_H)并连接到第一比较器(CMP1)的正端，PMOS管(P8)的漏端接地；低电压(V2)接到PMOS管(P6)的栅端，PMOS管(P6)的漏端接地，PMOS管(P6)的源端与PMOS电流源管(P3)的漏端相接，同时，还与PMOS管(P7)的源端相接，产生低阈值电压(V_L)并连接到第二比较器(CMP2)的负端，PMOS管(P7)的漏端接地；调整直流偏置电压(V_G)，使得四路正交信号输入管PMOS管(P10)、PMOS管(P11)、PMOS管(P12)、PMOS管(P13)都工作在亚阈值区，也就是说PMOS管(P10)、PMOS管(P11)、PMOS管(P12)、PMOS管(P13)都工作在亚导通状态，第一路正交信号(V_IP)通过第一电容(C1)耦合到PMOS管(P10)的栅端，第二路正交信号(V_IN)通过第二电容(C2)耦合到PMOS管(P11)的栅端，第三路正交信号(V_QP)通过第三电容(C3)耦合到PMOS管(P12)的栅端，第四路正交信号(V_QN)通过第四电容(C4)耦合到PMOS管(P13)的栅端，PMOS管(P10)的漏端，PMOS管(P11)的漏端，PMOS管(P12)的漏端和PMOS管(P13)的漏端均接地，PMOS管(P10)的源端，PMOS管(P11)的源端，PMOS管(P12)的源端和PMOS管(P13)的源端相接并与PMOS电流源管(P5)的漏端相接产生峰值比较电压(V_C)，峰值比较电压(V_C)分别接到第一比较器(CMP1)的负端和第二比较器(CMP2)的正端，第一比较器(CMP1)的输出与第一buffer(BUF1)的输入相接，第一buffer(BUF1)的输出接(SR触发器)的(S)端，第二比较器(CMP2)的输出与第二buffer(BUF2)的输入相接，第二buffer(BUF2)的输出接(SR触发器)的(R)端，(SR触发器)的输出端(Q)接输出端口(OUT)。