[发明专利]基于FPGA的区间编码硬件实现系统

摘要

本发明提供一种基于FPGA的区间编码硬件实现系统，包括输入装置，用于接收数据包并判定所述数据包对应的编码类别；区间编码硬件实施装置，其包括由FPGA承载的区间编码算法控制电路，用于产生概率存储模块的控制信号，并根据所述数据包对应的编码类别进行相应的运算操作；由FPGA承载的概率存储模块，用于实时存储所述编码类别对应的编码参考概率，并提供给区间编码算法控制电路进行编码；输出装置，用于接收所述区间编码硬件实施装置输出的区间编码。本发明提供的基于FPGA的区间编码硬件实现系统在使用较少的硬件资源的同时能够高速的实现数据区间编码压缩。

主权项

一种基于FPGA的区间编码硬件实现系统，其特征在于，包括：输入装置、区间编码硬件实施装置和输出装置，其中：所述输入装置，用于接收数据包并判定所述数据包对应的编码类别，其中：所述编码类别包括如下之一：新字符、重复字符串以及重复字符串后的新字符；所述区间编码硬件实施装置，其连接至所述输入装置，并且进一步包括：由FPGA承载的区间编码算法控制电路和由FPGA承载的概率存储模块，其中：所述FPGA承载的区间编码算法控制电路，用于产生概率存储模块的控制信号，并进一步包括：区间编码模块，用于对不同类型的输入字串进行区间编码，所述区间编码模块进一步包括：新字符区间编码单元，其分别连接所述概率存储模块和区间编码状态控制模块，用于从概率存储模块中读取相应新字符的概率，并在区间编码状态控制模块给出控制信号后，对输入的新字符进行区间编码；重复字串后的新字符区间编码单元，其分别连接所述概率存储模块和区间编码状态控制模块，用于从概率存储模块中读取相应重复字串编码后新字符的概率，并在区间编码状态控制模块给出控制信号后，对重复字串后的新字符的新字符进行区间编码；重复字串编码模块，其分别连接所述概率存储模块和区间编码状态控制模块，用于从概率存储模块中读取相应重复字串编码的概率，并在区间编码状态控制模块给出控制信号后，对重复字串的长度和回指距离进行区间编码；所述由FPGA承载的概率存储模块，用于实时存储所述编码类别对应的编码参考概率，并提供给区间编码算法控制电路进行编码；所述输出装置，其连接至所述区间编码硬件实施装置，用于接收所述区间编码硬件实施装置输出的区间编码。