[发明专利]扩展双精度的80位浮点处理单元在处理器中的集成系统及方法

摘要

本发明公开了一种扩展双精度的80位浮点处理单元在处理器中的集成系统及方法，该方法将一条多精度浮点指令的执行状态转变为多个单周期指令的执行状态，其实现方式为，在公知的五级流水线处理器的基础上，增设一条四级浮点处理流水线和一个指令预译码模块，四级浮点处理流水线与整点流水线的后四级完全同步执行，指令预译码模块在整点流水线的取指级与译码级之间。该方法可使现有的仅支持单、双精度浮点运算的嵌入式处理器具备支持单、双及扩展双精度(80位)浮点运算的能力，将嵌入式处理器的计算精度提高了3个数量级，可满足现在及未来航空航天领域对计算精度的要求。

主权项

一种扩展双精度的80位浮点处理单元在处理器中的集成系统，其特征在于，包括PC、五级流水线、四级浮点处理流水线及指令预译码模块，四级浮点处理流水线包括浮点控制模块、DP2模块、DP1模块、DP0模块、待集成的FPU及浮点寄存器组，PC的输出端与取指模块的输入端相连接，取指模块的输出端与指令预译码模块的输入端相连接，指令预译码模块的输出端分别与五级流水线的输入端及浮点控制模块的输入端相连接，浮点控制模块的浮点输出端依次经DP2模块及DP1模块与DP0模块的输入端相连接，指令预译码模块与浮点控制模块之间、指令控制模块与五级流水线之间、浮点控制模块与DP2模块之间、DP2模块与DP1模块之间以及DP1模块与DP0模块之间分别设有第一个级间寄存器、第二个级间寄存器、第三个级间寄存器、第四个级间寄存器及第五个级间寄存器，浮点控制模块的控制信号输出端与待集成的FPU的输入端相连接，待集成的FPU的输出端分别与DP2模块的输入端、DP1模块的输入端及DP0模块的输入端相连接，浮点寄存器组的输入端分别与各级间寄存器的输出端及待集成的FPU的输出端相连接。