[发明专利]一种面向任务流的基于寄存器文件的快速数据交换结构

摘要

本发明公开一种面向任务流的基于寄存器文件的快速数据交换结构，其特征在于，含有全局寄存器文件和n个计算节点，n为自然数，每个计算节点通过专用总线分别与全局寄存器文件连接,计算节点含有局部寄存器文件和不同层次的任务流处理部件,任务流处理部件之间以及任务流处理部件与局部寄存器文件之间通过交叉总线连接,局部寄存器文件通过寄存器文件逻辑端口接交叉总线，局部寄存器文件根据计算节点的层次结构，为计算节点中的各个任务流处理部件提供可访问的寄存器文件逻辑端口。本发明具有时延小、易于扩展和便于支配管理的优点，实现了存储和通信的互相转化，有效提高系统扩展的性能价格比。

主权项

一种面向任务流的基于寄存器文件的快速数据交换结构，其特征在于，含有全局寄存器文件和n个计算节点，n为自然数，每个计算节点通过专用总线分别与全局寄存器文件连接,计算节点含有局部寄存器文件和不同层次的任务流处理部件,任务流处理部件之间以及任务流处理部件与局部寄存器文件之间通过交叉总线连接,局部寄存器文件通过寄存器文件逻辑端口接交叉总线，局部寄存器文件根据计算节点的层次结构，为计算节点中的各个任务流处理部件提供可访问的寄存器文件逻辑端口,全局寄存器文件通过寄存器文件逻辑端口接专用总线，全局寄存器文件为不同的计算节点提供不同的寄存器文件逻辑端口，为同一计算节点中不同的任务流处理部件提供单一的物理端口，通过时间分片为不同的任务流处理部件提供可同时访问的寄存器文件逻辑端口,全局寄存器文件为存储各计算节点中间结果的寄存器文件组，局部寄存器文件为存储计算节点内进行任务处理时的所有操作数和中间结果的寄存器文件组，任务流处理部件含有FPGA阵列、CPU阵列、CPU阵列、共享存储器加速装置Shared memory accelerator、多核共享快速缓冲贮存区Cache shared multi‑core、主存储器 Main memory 和存储器Storage,所述寄存器文件组含有m个寄存器文件，每个寄存器文件含有寄存器文件 控制器和k个存储簇，存储簇由寄存器构成，m和k为自然数，寄存器文件控制器通过统一的交叉总线连接，存储簇之间通过数据总线进行连接，寄存器文件控制器和存储簇之间采用集中式的串行链接方式,所述每一个计算节点均可以对全局寄存器文件进行共享访问， 以发掘各计算节点间的任务流数据重用，全局寄存器文件的大小可以根据计算节点的资源规模进行动态分配和调整，当计算节点内各任务流处理部件间进行数据通信时，局部寄存器文件为相应的数据交换提供支持。