[发明专利]面向AES算法的抗功耗攻击方法及电路实现

摘要

本发明提出了一种面向AES算法的抗功耗攻击方法及其电路实现，其基本原理在于在AES算法电路中添加控制模块和冗余寄存器。AES算法根据控制模块产生的标志位，选择每一轮中间计算数据存储的寄存器位置，使得每一轮加密操作的中间数据交替存储在不同的寄存器中，有效的隐藏了AES算法中间数据的汉明距离，使得AES算法抵抗基于汉明距离模型的功耗分析攻击。本方法具有灵活性高，面积代价小，抗功耗攻击能力强等特点，为设计安全芯片提供了很好的解决方案。

主权项

一种面向AES算法的抗功耗攻击方法，其特征在于，在AES加密算法模块中添加控制模块和冗余寄存器，AES分组密码算法根据所述控制模块产生的标志位，选择每一轮中间计算数据存储的寄存器位置，在AES加密模块中增加控制模块及一个128比特冗余寄存器(Reg1)，所述控制模块产生1比特标志位flag，AES加密硬件实现经过10轮迭代，AES加密的每一轮中间结果数据Dn根据flag的值，选择将中间结果存储在128比特原始寄存器(Reg0)还是所述冗余寄存器(Reg1)中，其中n＝0,1,..10；其中，初始时，标志位flag的值为0，然后flag根据轮数交替变化，AES算法进行奇数轮加密时flag为1，即第1,3,5,7,9轮加密时flag为1；AES算法进行偶数轮加密时flag为0，即第2,4,6,8,10轮加密时flag为0；具体包括如下步骤：步骤一，AES算法运算时，输入128比特明文，然后通过与初始密钥异或，得到D0，保存在原始寄存器(Reg0)中；步骤二，接着AES进行9轮迭代操作，通过迭代运算，AES将子密钥和数据结合起来，子密钥由初始密钥生成，9次迭代运算具有相同的结构，包括4个操作：S盒替换、行移位、列混合、密钥异或；上一轮128比特中间数据Dn‑1，经过这4个操作得到这一轮的128比特中间数据Dn，接着中间数据Dn根据flag标志位的值保存到寄存器中，如果flag为0，中间数据Dn保存在上述原始寄存器(Reg0)中；如果flag为1，中间数据Dn保存在上述冗余寄存器(Reg1)中；步骤三，第9次轮迭代的结果D9进行第10轮变换，经过S盒变换、行移位、密钥异或得到数据D10保存在冗余寄存器(Reg1)中。