[发明专利]一种基于FPGA进化学习的数字图像滤波电路设计方法

摘要

本发明公开了一种基于FPGA进化学习的数字图像滤波电路设计方法，利用基因表达式对电路编码和(2+)ES进化策略的寻优特性，通过对样本图像滤波前后效果的学习，使用多目标模型进化一组合适的关系操作集合，设计出的滤波电路能够取得尽可能好的图像滤波效果，在学习阶段,滤波器在限定的进化代数后可得到优化的逻辑组成结构，通过VHDL转换和竞争与冒险消除设计,在FPGA芯片上实现图像滤波的硬件电路。本发明进化得到的非线性滤波电路，使得滤波后的图像清晰，边缘清楚。

主权项

一种基于FPGA进化学习的数字图像滤波电路设计方法，其特征在于：包括进化学习阶段和滤波电路硬件实现阶段，具体步骤如下：（1）采用基因表达式对电路编码，所述表达式包括头部和尾部，所述头部包含函数符号和终端点符号，所述尾部包含终端点符号；（2）步骤（1）中的电路编码集合构成初始群体；（3）建立多目标进化模型，设含噪图像像素点为I(x,y)，参考图像的像素点为IRef(x,y)，图像的行列大小为M*N，C表示进化群体中的候选电路，目标函数1（大噪声点数量限制）：，目标函数2（平均绝对误差）：，多目标进化模型(Z1(C)和Z2(C)最小化的多目标)：，其中，为合成滤波电路所需要的FPGA逻辑细胞单元之和，表示电路C中使用的函数需要的逻辑细胞，为的上界限，表示滤波图像中比较参考图像点差值大于阈值的像素点数量；（4）步骤（2）中的初始群体经二阶段进化策略，得到使滤波后图像峰值信噪比高且图像的大噪声点数量降低的滤波电路，若未达到进化目标，则返回执行步骤（1），若达到进化目标，则得到最优电路个体，进入电路实现阶段；所述二阶段进化策略包括如下步骤：1）一阶段进化将进化群体经过（2+λ）ES进化策略选取2个最优个体并通过2个个体的变异操作生成种群中的其他个体，再以为目标进行单目标进化，若未达到最大限定的进化代数，则重复步骤1），若达到最大限定的进化代数，则执行下一步骤；2）二阶段进化复制步骤1）中的最优2个个体，生成新的种群，以为目标进行多目标进化，得到使滤波后图像峰值信噪比高且图像的大噪声点数量降低的滤波电路，若未达到最大限定的进化代数，则重复执行步骤2），若达到最大限定的进化代数，则进化完成，进入电路实现阶段；（5）将最优电路个体转换为VHDL程序；（6）在进化滤波电路中加入消除竞争与冒险机制；（7）将噪声图像经过FPGA滤波电路得到滤波图像。