[发明专利]一种形成浅沟槽隔离的方法有效
申请号: | 201410106568.1 | 申请日: | 2014-03-20 |
公开(公告)号: | CN103887224B | 公开(公告)日: | 2017-01-11 |
发明(设计)人: | 黄海辉;杨渝书;秦伟;高慧慧 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762;H01L21/027 |
代理公司: | 上海申新律师事务所31272 | 代理人: | 吴俊 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种形成浅沟槽隔离的方法,所述方法包括:提供一晶圆,于所述晶圆表面向上设置隧道氧化层,浮栅极多晶硅层,硬质掩膜,正硅酸乙酯,底部抗反射层和光阻层;对所述光阻层曝光显影;对所述底部抗反射层刻蚀进行刻蚀,并对所述光阻进行硬化处理;对所述正硅酸乙酯层和所述硬质掩膜层进行刻蚀;去除所述光阻层和所述底部抗反射层;对所述浮栅极多晶硅层、所述隧道氧化层与所述晶圆衬底进行刻蚀。通过本发明的一种改善自对准浅沟槽隔离工艺中有源区线宽扭曲的刻蚀方案能够改进45nm技术节点以下自对准浅沟槽刻蚀工艺中有源区线形扭曲,以及沟槽深度局部不均一性。 | ||
搜索关键词: | 一种 形成 沟槽 隔离 方法 | ||
【主权项】:
一种形成浅沟槽隔离的方法,其特征在于,所述方法包括以下步骤:步骤S1:提供一晶圆衬底,于所述晶圆表面向上依次设置隧道氧化层、浮栅极多晶硅层、硬质掩膜层、低压正硅酸乙酯层、底部抗反射层和光阻层;步骤S2:对所述晶圆上所述光阻层进行曝光显影,使所述光阻层上形成图案凹口,成为可供刻蚀使用的光阻掩膜层;步骤S3:以所述光阻掩膜层为刻蚀掩膜对所述底部抗反射层进行刻蚀,刻蚀终止于所述低压正硅酸乙酯层上表面,并对所述光阻掩膜层进行硬化处理;步骤S4:以所述光阻掩膜层为刻蚀掩膜对所述低压正硅酸乙酯层和所述硬质掩膜层进行刻蚀,刻蚀终止于所述浮栅极多晶硅层上表面;步骤S5:去除所述光阻掩膜层和剩余的底部抗反射层;步骤S6:以所述经刻蚀后形成贯通凹口的低压正硅酸乙酯层为刻蚀掩膜,对所述晶圆上的所述浮栅极多晶硅层、所述隧道氧化层与所述晶圆衬底进行刻蚀,以在所述晶圆衬底中形成浅沟槽;所述低压正硅酸乙酯层的厚度根据所述浮栅极多晶硅层的厚度、所述隧道氧化层的厚度以及所述晶圆衬底的刻蚀深度,并结合刻蚀选择比来确定。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410106568.1/,转载请声明来源钻瓜专利网。
- 上一篇:桂恒昌月饼包装袋(二)
- 下一篇:包装袋(鸡毛换糖)
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造