[发明专利]集成电路设计中的通孔嵌入有效
| 申请号： | 201410098784.6 | 申请日： | 2014-03-17 |
| 公开（公告）号： | CN104050315B | 公开（公告）日： | 2017-12-22 |
| 发明（设计）人： | 袁磊;J·桂;H·莱文森 | 申请（专利权）人： | 格罗方德半导体公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京戈程知识产权代理有限公司11314 | 代理人： | 程伟,王锦阳 |
| 地址： | 英属开曼群*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及集成电路设计中的通孔嵌入，所揭示的是用于通孔嵌入(insertion)以改善所产生的装置的制造性同时确保符合DRC规则的方法及设备(apparatus)。具体实施例包括判断具有第一通孔与多条绕线(route)的IC设计的基底的层件，多条绕线水平延伸(extend)于基底上并且置于多个等间隔垂直位置的其中一个上；以一个或多个临界值(threshold value)比较层件垂直延伸于第一组多绕线之间以及水平延伸于第二组多绕线之间的区域，此区域邻近(adjacent)第一通孔并且与多条绕线分开；以及基于此比较嵌入第二通孔。 | ||
| 搜索关键词： | 集成电路设计 中的 嵌入 | ||
【主权项】：
一种制造集成电路的方法，该方法包含：判断具有第一通孔和多条绕线的集成电路设计的基底的层件，该多条绕线水平延伸于该基底上并且置于多个等间隔垂直位置的其中一者上；经由至少一个处理器，将该层件中垂直延伸于该多条绕线的第一组之间并且水平延伸于该多条绕线的第二组之间的区域的高度与宽度与一个或多个临界值比较，该区域邻近该第一通孔并与该多条绕线分开，其中，该一个或多个临界值包括预定高度与宽度；以及基于该比较嵌入第二通孔。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司，未经格罗方德半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410098784.6/，转载请声明来源钻瓜专利网。
